一、TI新型DSP为高性能应用提供最低系统成本（论文文献综述）
李鑫维[1]（2020）在《5G移动通信基站基带处理板卡数字硬件设计与实现》文中认为第五代移动通信技术,即5th generation wireless systems简称5G,是最新一代蜂窝移动通信技术。5G的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。5G技术相比目前4G（4th generation wireless systems）技术,其峰值速率将增长数十倍,同时将端到端的延时从4G时代的十几毫秒缩短至5G时代的几毫秒以内。正是因为有了超强的通讯和带宽能力,当前仍然停留于构想阶段的车联网、物联网、智慧城市、无人机网络等概念将在5G网络的应用中变为现实。本硬件设计和实现的研究主体为5G移动通信基站中的基带处理板卡。自5G移动通信的特点来看,对于基站而言,业务数据处理能力和传输能力的要求越来越高。基站中的BBU（Building Base band Unite）是处理基带业务数据的核心,核心中承担该功能的即为本设计与实现的基带处理板卡。该板卡需要功能强大的芯片以支撑庞大的数据处理能力,需要具备高速链路传输避免出现较大延时,需要良好的逻辑控制保证正常运行,同时兼顾降低成本以便满足板卡的可量产性。本文完成的主要工作如下所示:（1）完成板卡需求梳理以及制定板卡硬件设计方案。为了满足可支持3个100MHz 64TR小区能力,基带板卡需要1片FPGA协同处理下行数据,需要2片MPSOC和2片FPGA协同处理上行数据。在此FPGA选取XILINX公司的VU7P芯片,MPSOC选取XILINX公司的ZU15EG芯片,板卡对外光接口选取100Gbps数据率光模块连接,逻辑控制选用CPLD实现。（2）完成板卡硬件电路原理图设计以及PCB设计。硬件电路设计需要基于仿真,尤其是整板的DDR4存储单元和100Gbps光口电路layout设计。（3）完成板卡逻辑控制代码实现。基于CPLD芯片,使用Diamond工具,采用VHDL语言实现功能。（4）完成板卡回板调试测试工作、系统集成测试工作、可靠性验证工作。本设计完成的硬件板卡满足数据处理能力强、传输数据快的需求,系统高可靠性运行正常。为后续的5G基站升级提供基础与借鉴。
刘春江[2]（2020）在《基于国产芯片的列车数字控制系统设计》文中指出随着我国高速铁路事业的蓬勃发展,我国铁路机车拥有量快速增长。列车数字控制系统是动车组和地铁车辆电力牵引系统的核心控制部件,负责牵引变流器和列车其他电气执行部件的控制任务,并具备通信、监测、故障保护等重要功能。但其目前的国产化程度较低,且多采用国外芯片进行设计和研制,容易受到国外企业在产品供应和技术支持上的限制,带来“卡脖子”风险。本文通过深度调研国产芯片目前的设计、研制、生产、测试和应用情况,确定了列车数字控制系统的国产化替代方案技术路线,在研究了系统功能需求的基础上,设计了基于国产化芯片的列车数字控制系统硬件电路方案,并对其功能进行了测试验证。本文首先对列车数字控制系统所需芯片的国产化情况进行了深度调研。共考察和评估了26所科研院所、高校和企业的产品,实地考察了5所科研院所和企业。根据调研结果,目前国产化芯片的门类丰富,领域覆盖广泛,列车数字控制系统所需要的DSP、FPGA、存储器、通信芯片、总线驱动等主要芯片,在性能和可靠性上能满足使用需求。通过调研,确定了国产化芯片替代的可行性。为了确定系统设计方案和国产芯片选型,本文对列车数字控制系统的功能需求进行了分析,并将其归纳为系统的核心控制与运算、系统程序与运行数据存储、模拟与数字量处理和网络通信四个方面。针对每一方面的功能,提出了具体的性能指标,确定了方案设计的硬件基础。在核心控制与运算方面,国产DSP和FPGA的性能、芯片规模、硬件资源、外设接口和可靠性已经能够替换进口芯片;存储方面,国产存储器芯片的种类、容量和读写速度已经能够媲美进口存储器;国产AD、DA等芯片的精度和通道数能够满足系统的功能需求;数据通信方面,国产通信芯片的种类也非常丰富,其产品能够满足轨道列车主流通信方式的需求。结合系统的功能分析,确定了国产芯片的选型。在此基础上,设计了一种采用国产芯片的列车数字控制系统的硬件电路方案,详述了每个模块所选用的芯片特性,以及电路的工作原理、工作模式、电路连接、器件的参数计算等,按照模块化的方式给出了各部分的电路设计方案。在基于国产芯片设计的硬件电路的基础上,测试和验证了系统的部分功能,确定了被验证方案设计的可行性。本文共包含图63幅,表7个,参考文献55篇。
王天祺[3]（2020）在《基于FPGA-Centric集群的加速器级并行体系结构研究》文中提出高性能计算已经成为众多科学和技术领域发展的主要助推力量,用于高性能计算的超级计算机也已经成为重要的基础设施。高性能计算的发展主线是发掘更多的计算并行度以加速算法的计算过程,高性能计算机的硬件技术发展也秉承着同样的路线。最近几十年的高性能处理器硬件技术的发展从最初的增加处理器位宽的比特级并行（Bit-Level Parallelism,BLP）,到追求乱序执行/超标量执行的指令级并行（Instruction-Level Parallelism,ILP）,再到多核CPU和以GPU、Xeon Phi为代表的硬件加速器使用的线程级并行（Thread-Level Parallelism,TLP）和数据并行（Data-Level Parallelism,DLP）。从历史经验可以看到,当研究人员在一个粒度发掘并行度变得困难时就会转向去寻找更粗粒度的并行度。时至今日,继续沿着线程级并行和数据级并行的道路设计下一代高性能处理器已经变得愈发困难,因此业界不得不在更粗的粒度上寻找并行机会。威斯康辛大学麦迪逊分校的Mark D.Hill教授和哈佛大学的Vijay Reddi教授提出了加速器级并行（Accelerator-Level Parallelism,ALP）的概念,即一个应用的多个子任务模块同时在多个定制化的加速器上并行执行。由于ALP中的基本并行粒度是定制化的硬件加速器,故相对于TLP和DLP中的通用处理器具有更好的性能和更低的功耗。FPGA作为一种新兴的可重构硬件加速器,在高性能计算领域已经获得了越来越多的关注。FPGA的高并行度、高可定制性、低功耗的特点使得其适合被用来实现高度定制化的加速器。除此之外,FPGA还集成了高性能的串行收发器,可以提供多端口高带宽低延迟的通信。基于FPGA的这些特性,本文基于一种FPGA-Centric集群,以加速器级并行的思想探索适用于高性能计算领域的可重构集群的体系结构设计。针对高性能计算领域诸如网格计算、人工智能训练等一些典型应用设计了适用于FPGA-Centric集群的硬件加速器,并对多加速器节点的可扩展性做了有益的探索。本文的主要研究工作和创新点包括:（1）本文提出了一种FPGA-Centric集群中FPGA到FPGA直接互联网络的实现框架。该框架的硬件实现利用FPGA片内集成的高带宽低延迟的串行收发器构建物理层互联,并分布式地在每个FPGA加速器节点中例化路由器逻辑。该框架支持两种通信模型:消息传递的通信模型和流式通信模型,为加速器间的通信提供服务。此设计还支持更高级的Collective通信模式,支持Multicast、Reduction等在高性能计算中广泛应用的通信功能。（2）本文基于前述的FPGA-Centric集群中的流式通信模型,提出了一种可扩展的加速深度神经网络训练的方法——FPDeep。FPDeep采用层并行（Layer Parallelism）和模型并行（Model Parallelism）混合的方式将深度神经网络的训练任务分布式地部署在集群上。FPDeep解决了超级计算机上进行DNN训练时训练批的大小（Batch size）增大导致的低可扩展性的问题。此外FPDeep还提出了一种实现计算负载（Computation Workload）和模型权重（Model Weight）在各FPGA计算节点间均衡切分的算法。这种算法利用了 FPGA-Centric集群中加速器间通信高带宽低延迟的特点,实现了 FPGA-Centric集群中计算资源的高效利用。实验结果表明,FPDeep的性能在包含100个FPGA的FPGA-Centric集群上具有近乎线性的可扩展性,且FPDeep的能效相对于目前最先进的GPU集群高6.4 倍。（3）本文基于前述的FPGA-Centric集群中的消息传递的编程模型,提出了一种加速自适应网格计算的方法——FP-AMR。FP-AMR可以将传统方法中必须由CPU处理的粒子映射/网格细化/网格粗粒化等涉及动态数据结构的操作卸载至FPGA端执行。利用FPGA-Centric集群中FPGA-to-FPGA的低延迟高带宽的通信功能,FP-AMR可以绕过CPU端直接完成FPGA-Centric集群各节点间的信息同步。由于以上的操作都必须在自适应网格算法中的每个时间步中执行多次,故FP-AMR可以显着提升系统的整体性能。本文以天体动力学模拟中的AP3M算法为例,展示了基于FP-AMR在FPGA-Centric集群上部署自适应网格计算的方法。FP-AMR比传统的多核CPU算法的性能高21-23倍。
王岩[4]（2020）在《面向水声对抗仿真系统的多核DSP并行程序设计》文中指出本文依托水下战场对抗态势,设计一水声对抗仿真系统平台,一方面为我方声纳在复杂水下环境中,对我方声纳设备整体性能在对抗条件下的应用能力提供科学评估;另一方面,为创新性水声对抗器材研制和水声对抗技术研发提供需求分析、方案推演、技术路线科学性评价;此外,为对抗器材在不同作战环境中的科学部署与使用、对抗效能分析和作战指挥决策提供科学的理论支持和性能评价。水声对抗仿真系统硬件平台采用第三代标准信号处理装备。搭载40片TI公司TMS320C6678高性能DSP芯片,提供标准化高速数据通信接口。同时借助Re Works实时操作系统的底层开放性,针对水声对抗仿真系统的算法结构特征,对DSP内资源调配方式进行定制化设计。之后采用模块化编程模式将系统分为综合阵声纳、拖曳阵声纳、浮标声纳、水下目标模拟等多个计算模块,各模块可单独运行。同时提供外部信号输入接口和战术指挥接口,验证对抗器材影响效果,和战术合理性。在各模块内部综合考虑水声对抗仿真系统算法的计算流程、数据吞吐以及平台适应性,从处理频段、接收阵元、扫描角度等多个并行要素入手,编写高速稳健的并行程序。最后,考虑到动态场景下的算法切换,实现了水声对抗仿真系统的动态重构。水声对抗仿真系统充分发挥硬件平台性能,在编程上实现模块与模块之间、模块内部的算法流程之间以及芯片内部的功能单元之间的同步和异步并行处理。在系统功能上综合考虑目标源特征、信道介质特性及声传播影响等多种因素,从探测态势、目标源级、目标辐射噪声和回波时、频、空特征和目标运动特征等多角度动态模拟对抗器材和被干扰声纳之间的博弈过程。
浦天宇[5]（2020）在《五相逆变器新型空间矢量脉宽调制技术研究》文中研究指明近年来,多相电机驱动系统凭借着其高功率、高性能、高可靠性等诸多优势,在电气化交通领域得到了广泛应用,展现出了广阔的应用前景。高性能多相电机驱动系统的发展需要依赖多项关键技术,而脉宽调制技术就是其中之一,它是其实现的重要基础和基本前提。特别是随着交通电气化的快速发展,高性能多相电机驱动系统对脉宽调制技术提出了许多新的更高的要求,高母线电压利用率及低电磁噪声就是其中两个重要方面。过调制技术可以使多相逆变器工作在非线性调制区,从而提高母线电压利用率,扩大电机转速运行范围。随机调制技术无需改变系统的拓扑结构,可以从源头出发抑制电磁干扰,减小电磁噪声。基于此背景,本文立足于五相电压源逆变器,重点对过调制技术和随机调制技术进行了研究。在多维空间解耦理论的基础上,本文详细阐述了五相空间矢量脉宽调制（SVPWM）技术的基本原理,通过分析对比几种常见的五相SVPWM算法,择优选用最近四矢量SVPWM算法,为新型调制技术的研究奠定基础。接着本文针对五相过调制技术进行了深入研究,阐述了过调制技术的基本概念,介绍了传统合成矢量法过调制原理,并分析了该方法的局限性。本文从五相系统控制自由度的角度出发,在最近四矢量SVPWM算法的基础上,提出了一种五相四自由度SVPWM过调制算法,在过调制区根据调制比详细推导了相应三次谐波优化控制含量,在不减少控制自由度的情况下,同时控制基波与三次谐波子空间各基本矢量,有效降低了输出电压的低次谐波含量,并通过仿真和实验对比分析,验证了本文所提过调制策略的有效性和正确性。随机开关频率调制是目前最为常见的一种随机调制方式,其随机效果与开关频率变化范围密切有关,但较宽的频率变化范围会带来频谱混叠及调节器设计困难等问题。为能在开关频率变化范围较窄的情况下进一步分散高次谐波,本文提出了一种五相开关频率半基波周期分段随机SVPWM算法,将传统全基波周期随机开关频率调制方法进行改进,分别对两个半基波周期的开关频率独立随机化,进一步降低了集中在开关频率及其整数倍附近的高次谐波,更好地抑制了电磁噪声和干扰。仿真和实验结果表明,该新型随机调制策略能在较窄的开关频率变化范围内进一步削弱高次谐波幅值,实现高次谐波的更好分散,有助于随机调制策略的应用与推广。为了对所提调制策略进行验证,本文搭建了一套五相逆变器实验平台,并设计了相应的硬件电路和软件模块,包括五相逆变器主功率电路、DSP控制电路、随机数生成程序、中断程序等。基于该实验平台,开展了一系列对比实验,验证了所提新型调制策略的正确性和可行性。
姜炜文[6]（2019）在《高效能异构流水线系统的设计与优化》文中进行了进一步梳理随着新兴智能计算领域的高速发展,包括计算视觉、语音识别、自然语言处理等领域,不仅应用本身的复杂度不断增加,而且对系统的计算能效,即单位能耗的计算性能,要求也越来越高。在这样的背景下,如何针对人工智能应用设计出高效能的实时并行系统已经成为了工业界和研究界高度关注的重点领域。异构流水线架构成为实现该类系统的一个有前途的解决方案。以深度神经网络为例,随着网络结构的不断加深,流水线设计已成为提升系统性能的重要手段;同时,由于应用子结构间具有显着性差异,为了降低能耗,异构平台能够为应用量身定制能耗最低的解决方案。虽然目前已有大量工作探索软件层的应用结构搜索空间,以及硬件层的异构加速器设计空间,但是独立地探索这两个空间并不能保证最终合成的完整系统达到最高能效。为此,本文致力于软硬件协同设计,针对不同应用与不同硬件平台的特性,开展异构流水线系统的设计与优化研究。相较于已有的科研工作,本文将探索各类异构平台,包括基于现场可编程门阵列（FPGA）集群系统、基于通用计算处理器的多核片上系统、以及基于异构通信的大规模分布式系统,全面地开展软硬件系统的协同设计与优化工作。通过设计高效最优解算法,充分挖掘软件内部的并行性与最大化硬件计算资源利用率,设计并优化效能最高的异构流水线系统。本文的研究内容如下:（1）以卷积神经网络与现场可编程门阵列为例,研究在任务具有固定执行时间的硬件平台上的异构流水线系统的设计与优化。首次提出将卷积神经网络部署到异构现场可编程门阵列（FPGA）集群,设计出基于动态规划的最优解算法。同时,本文将卷积神经网络进行流水线阶段划分,并针对每一个流水线阶段,分配到能获取最高效能的FPGA进行实现。进一步,针对单一卷积层进行细粒度优化,通过划分子任务,均衡计算与通信。所提出的技术在N块FPGA上获取超过N倍的性能提升,即超线性性能提升。在此基础上,引入卷积神经网络结构搜索,首次提出协同探索“神经网络结构空间”与“硬件设计空间”的搜索框架。（2）以基于多核片上系统的移动计算平台为例,研究任务在具有不确定性时间的硬件平台上,异构流水线系统的设计与优化。首次提出变节奏流水线的运行模式。利用概率模型对任务执行时间进行建模,并针对路径型与树型结构的应用,通过结合动态规划与帕累托最优曲线方法,设计出高效最优解算法。针对有向无环图型结构的应用,设计出基于动态规划与线性规划的高效（1+ε）近似最优解算法。所生成的系统能够满足给定要求的保证概率,同时在规定时间内完成任务,并最小化系统总开销。（3）针对大规模分布式系统,提出使用异步通信模式进行流水线阶段之间的通信。研究理论基础问题,包括运行行为的建模与死锁状态的分析与避免。在此基础上,研究了异步异构流水线系统的设计与优化,提出了高效的动态规划算法。本文对所提出的搜索框架与优化算法进行了实验验证。实验结果验证了上述技术的有效性与高效性,对于上述NP-Hard优化问题,所设计的算法能够在伪多项式时间内,针对不同结构应用,找到最优解或近似最优解。相比于能够找到最优解的整数线性规划数学方法,所提出的方法能够在找到相同解的情形下,将搜索时间缩短超过10,000倍以上;对比已有的启发式算法,在其不能够找到任何有效解的情形下,所提出的算法能够给出最优解。面对当下涌现的大量人工智能应用,本文所提出的搜索框架与优化算法能够很好地解决其实现中对性能和能耗的需求,为嵌入式系统、云计算平台以及物联网的落地提供理论基础与技术支持,促进智能科技产业的发展。
邵庆辉[7]（2019）在《基于DSP的级联式数字开关电源研究》文中指出开关电源是现代电气设备稳定可靠工作的重要组成部分。随着用电设备对电源性能要求的不断提高,传统模拟控制方式的开关电源逐渐被数字开关电源取代。DSP技术的发展亦为先进控制理论及复杂控制算法的实现提供了强有力的支持。本文针对高校电源实验装置体积大、电压等级高、灵活性差的现状,研究并设计了以TI DSP为核心控制器的级联式数字开关电源实验平台。该实验平台具有宽电压输入、可调输出、抗干扰性强、稳定性好等优点,将极大方便高校学生进行电源类相关实验。本文主要研究内容如下:（1）详细分析了前级Flyback变换器与后级Buck变换器的工作原理。在此基础上,分别建立了Flyback电路和Buck电路的开环和闭环小信号模型。（2）在控制策略方面引入了峰值电流控制与变论域模糊PID控制,详细分析了变论域模糊PID控制算法的控制机理,引入变论域模糊控制算法设计了一种变论域模糊PID控制器以提升系统的动态性能。（3）完成了级联式变换器的闭环设计,分析了前级Flyback变换器闭环输出阻抗与后级Buck变换器的闭环输入阻抗的关系,引入了基于禁区理论的阻抗比稳定性判据,验证了级联式系统的稳定性。（4）在MATLAB/SIMULINK仿真环境下建立了级联式电源系统仿真模型,验证了级联式系统的稳定性。同时,验证了变论域模糊PID控制算法比传统PID控制算法具有更好的控制效果,有效改善了系统动态性能。（5）完成了级联式数字开关电源的软硬件设计。根据系统性能指标,选择了TMS320F28027作为核心控制器,在硬件方面对高频变压器、主拓扑电感电容参数选择、驱动电路、采样电路、保护电路、辅助电源、液晶显示电路等进行了研究与设计。同时采用C语言设计了基于TMS320F28027的软件程序。最后,搭建了实验样机并进行了整机软硬件调试。实验结果与仿真结果基本一致,验证了本文所提方案的可行性。
徐敏[8]（2018）在《铝合金双脉冲MIG焊电源系统及焊接热输入控制研究》文中提出在航空航天、轨道交通和汽车制造等领域的发展趋势是实现轻量化制造,铝合金因其比强度高和耐腐蚀等特点是满足此类需求的最佳工程材料。由于铝合金材料导热率、易氧化以及对输入能量敏感性高等原因,在实际焊接过程中如果输入能量控制不合适则容易导致铝合金初期熔合不良、后期塌陷和焊穿等焊接缺陷。因此,双脉冲MIG焊接可调参数多,可以灵活匹配工艺参数合理的控制输入能量,为铝合金的稳定焊接和获取高质量焊缝提供可靠支持。论文重点研究了双脉冲MIG焊接电源硬件电路仿真优化、DSP数字控制、自适应神经网络智能和专家数据库系统。在此基础上,将双脉冲焊热输入控制和焊缝内在质量与机械性能相结合,并通过电流样本熵定量评定,探索热输入对对铝合金焊接接头性能的影响规律,为铝合金双脉冲MIG焊热输入控制提供新的思路和方法,对铝合金焊接具有重要的意义。论文主要工作成果如下:（1）将自适应神经网络前馈控制和PID控制相结合,提出了双脉冲MIG焊电流波形的自适应神经网络前馈PID控制方法,基于e修正法对系统波形进行抗干扰处理,提高波形的准确性,为双脉冲波形控制和焊接工艺过程稳定性奠定了坚实的基础。论文采用模块化方法设计弧焊电源的硬件电路,对双脉冲MIG焊电源整机电路、控制系统电路进行优化设计,并通过焊接WIFI通信组网,实现焊接数据无线传输。采用曲线拟合的方式得到焊接电流和送丝速度完整匹配,基于牛顿插值和大步距标定技术建立一元化专家数据库,该系统可在已有工艺参数数据库系统的基础上,通过插值和现场微调形成新工艺参数来完善专家数据库。在仿真分析PID、前馈控制和人工神经网络控制算法的基础上,提出了双脉冲MIG焊电流波形的自适应神经网络前馈PID控制算法,仿真和试验表明该方法能有效地匹配工艺参数,获得令人满意的焊缝质量。（2）针对常规矩形调制铝合金双脉冲MIG焊能量突变的问题,提出采用梯形波实现焊接过程热输入能量的柔顺控制,并利用变频控制和调节强弱脉冲群的脉冲个数和比率来实现双脉冲焊的热输入精细化控制。由于梯形波调制双脉冲强弱脉冲群电流和热输入平滑过渡,在保证热输入变的情况下,扩大了送丝速度和焊接电流参数的匹配范围;同时在强弱脉冲群低频调制频率变化时,不需要对送丝机的动态响应能力提出要求,保证了焊接过程的稳定性。（3）研究了双脉冲焊脉冲调制方法的演变过程,对比分析了矩形波、梯形波和正弦波调制双脉冲焊接过程的稳定性,通过调节弱脉冲群的频率、脉冲个数以及焊接速度,探索控制热输入对铝合金平板堆焊过程稳定性和焊缝内在质量的影响规律,并提出了基于电流样本熵的焊接质量定量评定方法。通过对几种调制方法的工艺对比实验表明:矩形波调制双脉冲MIG焊由于强弱脉冲群电流产生突变,焊接过程电弧声音尖锐,长时间焊接过程中回烧和顶丝的几率较大;而梯形波和正弦波调制双脉冲MIG焊,因其强弱脉冲变换过程都有过渡脉冲,焊接过程平稳,声音柔和,焊缝外观质量好。针对AA606铝合金,在保证强脉冲群工艺采参数不变,实现稳定熔滴过渡的情况下,通过调节弱脉冲群的脉冲个数可以有效降低焊接平均电流,使输入能量减少14%,而梯形波调制比矩形波调制双脉冲焊的表面鱼鳞纹更加均匀;通过改变弱脉冲群电流的基值时间,提高强弱脉冲群的调制频率,从而降低焊接过处的热输入,对比分析了矩形波和梯形波调制双脉冲焊缝的外观质量和焊接街头的金相组织;通过调节焊接速度,改变双脉冲焊过程的热输入,研究铝合金焊接头的硬度分布情况;建立了嵌入维数、相似容限和样条长度构成的双脉冲MIG焊电流样本熵定量评定系统,验证了样本熵对焊接稳定性的分析的可靠性,该方法有助于深入研究电弧焊机理,改善焊接质量,并能客观评定工艺性能。（4）研究了矩形波调制不同输入线能量和梯形波不同调制频率对铝合金双脉冲MIG焊平板对接焊缝外观形貌、焊接接头金相组织、晶粒细化和机械性能的影响规律。采用6061-T6铝合金材料,进行了矩形波调制不同输入线能量和梯形波调制不同调制频率的双脉冲MIG焊工艺试验,结果表明:随着线能量的增加,矩形波双脉冲MIG焊接头热影响区宽度和熔合区晶粒大小也相应增加,焊拉伸试样断裂在热影响区,为塑韧混合断裂。调制频率为3Hz、4Hz、5Hz时梯形波双脉冲MIG焊的电流电压波形幅值变化小,一致性和重复性良好,过渡脉冲清晰有致,整个焊接过程没有出现断弧等现象,焊接过程稳定,焊接头的抗拉强度逐渐增加。拉伸试样断裂在母材,接头为塑性断裂。
都伟超[9]（2017）在《黏土水化抑制剂Gemini-DHEDB和PDWC的合成及作用机理研究》文中进行了进一步梳理黏土水化膨胀和水化分散易导致井壁失稳,水基钻井液中添加黏土水化抑制剂可有效降低井壁失稳概率的发生。在易水化膨胀地层可使用黏土水化膨胀抑制剂,聚醚胺是当前黏土水化膨胀抑制剂主流研究方向之一,但聚醚胺抑制黏土水化膨胀不彻底且抗温能力尚待提高;在易水化分散地层可使用黏土水化分散抑制剂,包被聚合物型黏土水化分散可抑制黏土水化分散,但在高固相含量水基钻井液中因其分子量大而难以适用;在易膨胀黏土矿物和硬脆性黏土矿物均有地层,可将黏土水化膨胀抑制剂和黏土水化分散抑制剂组合使用来达到同时抑制黏土水化膨胀和水化分散目的。随着可替代油基钻井液的水基钻井液需求及页岩气钻井工程的增加,强抑制性水基钻井液的研发显得尤为重要。因此,适用于不同水化地层并可在高温和高固含水基钻井液中使用的黏土水化抑制剂及强抑制性水基钻井液的研究当具良好发展前景。本文分别合成了未见文献报道的针对膨胀性黏土矿物的黏土水化膨胀抑制剂Gemini-DHEDB、针对脆硬性黏土矿物的低分子量黏土水化分散抑制剂PDWC;将Gemini-DHEDB和PDWC按一定比例组合使用,制备了既可抑制黏土水化膨胀,又可抑制黏土水化分散的抑制剂体系DSP。首次对强抑制性水基钻井液中封堵剂和抑制剂的作用对象和界限进行了区分和界定,以DSP为核心处理剂,研制了一套高密度、强抑制性水基钻井液。论文主要研究内容如下:1.双子表面活性剂型抑制剂Gemini-DHEDB的合成及作用机理研究（1）、基于膨胀性黏土矿物水化膨胀机理,以二乙醇胺、溴代十二烷和1,2-二溴乙烷为原料,合成了一种双子表面活性剂型小分子黏土水化膨胀抑制剂:N,N’-乙撑双十二烷基二羟乙基溴化铵（Gemini-DHEDB）,通过FT-1R、1H NMR、熔点测定和元素分析对其结构进行了表征。Na-MMT在去离子水中的膨胀高度、四川红土钻屑在自来水的滚动回收率（100℃×16h）分别为18.139mm和18.0%。对Gemini-DHEDB黏土水化抑制性能研究发现:2 wt%Gemini-DHEDB的抑制性要远远优于同等质量浓度下的二甲基二烯丙基氯化铵、四丁基溴化铵和三甲基-2-羟乙基溴化铵等小分子黏土水化抑制剂;Gemini-DHEDB抑制黏土水化膨胀能力可达到聚醚胺水平,抑制黏土水化分散能力强于聚醚胺。Gemini-DHEDB抗温性能优于聚醚胺和其它几种小分子抑制剂,其大幅分解温度在200℃左右。（2）、对Gemini-DHEDB黏土水化膨胀抑制机理进行了研究。结果表明:Gemini-DHEDB可与Na-MMT发生物理化学吸附并有效改变Na-MMT表面及断面微观形貌;去离子水浸泡过的干态Na-MMT和湿态Na-MMT晶层间距分别为1.28 nm和1.94 nm,经2.0 wt%的Gemini-DHEDB处理过的干态Na-MMT的晶层间距为1.63 nm,表明Gemini-DHEDB成功的插层进入到了黏土晶层间;经相应浓度Gemini-DHEDB处理过的湿态Na-MMT的晶层间距为1.52 nm,显示出了 Gemini-DHEDB强烈的拉扯晶层作用和斥水作用。总结其发挥黏土水化抑制效果的机理主要有以下两点:1、Gemini-DHEDB可与黏土表面结合水争夺吸附位点,进而取代结合水而吸附于黏土内外表面;2、Gemini-DHEDB将可黏土表面进行疏水改性,阻止水靠近黏土表面。2.低分子量两性离子抑制剂AS/THAAB/MMA（PDWC）的合成及作用机理研究（1）、基于硬脆性黏土矿物水化分散机理,以烯丙基磺酸钠（AS）、新型烯类阳离子单体三羟乙基烯丙基溴化铵（THAAB）和甲基丙烯酸甲酯（MMA）为聚合单体,合成了一种低分子量两性离子包被型黏土水化分散抑制剂AS/THAAB/MMA（PDWC）。利用凝胶色谱法（GPC）对其分子量进行了测定,结果显示其分子量为22000左右。对其黏土水化抑制性能进行研究发现:Na-MMT在2.0 wt%PDWC中的膨胀高度和钻屑滚动回收率分别为6.7 mm和91.6%,其抑制黏土水化分散性能要强于包被剂poly-ECH-DMA、PAM和FA-367。研究发现,PDWC与常规处理剂配伍性良好,在不明显改变高密度水基钻井液流变性的前提下,可显着提高该体系的整体抑制性能。（2）、对PDWC黏土水化分散抑制机理进行了研究,结果显示,PDWC可在黏土表面形成有效包被。相较于淡水基浆中黏土粒度,PDWC溶液中的黏土颗粒直径明显变大,体现出了 PDWC优良的包被效果。经2.0 wt%PDWC处理后的干态Na-MMT和湿态Na-MMT的晶层间距分别为1.29 nm和1.92 nm,表明PDWC较难进入到Na-MMT晶层内部并对黏土表面水产生微弱影响。分析得出PDWC起到良好抑制水化分散效果的原因主要是以“捆绑”和“成膜”的黏土外围包被为主,以进入黏土晶层间、拉近晶层间距的方式为辅。PDWC发挥黏土水化抑制效果的机理主要是PDWC在黏土外表面的包被作用,进而防止黏土水化分散。3.强抑制性水基钻井液研究（1）、综合岩土工程、土壤学和钻井工程等各学科知识,首次从微观角度进行研究,对强抑制水基钻井液中封堵剂和抑制剂的作用界限进行了讨论。以土壤学研究成果结合水不能传递水压力、自由水能传递水压力的观点为理论基础,分析得出黏土结合水是抑制剂作用对象,抑制剂的作用点在黏土晶层间;自由水是封堵剂作用对象,封堵剂作用点在地层孔隙的结论。（2）、选取膨胀性黏土矿物和脆硬性黏土矿物均存在地层为目标作用对象,以黏土水化膨胀抑制剂Gemini-DHEDB和黏土水化分散抑制剂PDWC为基剂,对二者进行组合使用,研制了针对该类型地层的黏土水化抑制剂体系DSP。DSP在水溶液中的最佳加量为1.5 wt%,此时,Na-MMT的线性膨胀高度和钻屑滚动回收率分别为3.08 mm和95.3%。（3）、选用了一套高密度水基钻井液,剔除该钻井液中的抑制剂并考察DSP在该体系中的应用性能。研究发现,DPS与常规钻井液添加剂配伍性能良好,DSP在该钻井液中的最佳加量为0.5 wt%。在不大改变原钻井液体系流变性能的前提下,DPS可极大提高该钻井液的抑制性能,确定了高密度、强抑制性水基钻井液为:2.5%海水土浆+0.2%NaOH+0.15%Na2CO3+0.3%PF-PAC-LV+2%PF-CMJ+1%PF-LUBE+1%PF-SMP-1+1%PF-LSF+0.5%DSP+2%PF-GJC+1%PF-GBL+0.1%PF-XC+0.3%XY-179（重晶石加重至 2.2 g/cm3）。该钻井液封堵性、抑制性和流变等各项性能均良好,钻屑滚动回收率和Na-MMT常温常压线性膨胀高度分别为94.9%和3.6 mm,热滚回收所得红土钻屑棱角分明,展现出新型抑制剂体系和该钻井液的优异黏土水化抑制性能。
冯超[10]（2016）在《基于多核DSP的高性能处理平台设计》文中研究指明随着现代社会的发展,人们对嵌入式系统处理能力的需求逐日增加。嵌入式系统的处理能力主要体现在通信能力、计算能力和存储能力等方面。作为嵌入式系统的一个重要分支,DSP在高性能数据处理方面具有明显的优势。由于传统的单核处理器构架很难达到更高规模的计算能力,而且在提高单核处理器主频的同时,芯片的功耗问题与处理器构架已逐渐成为瓶颈,因此多核处理器应运而生。针对多核系统的设计,人们可以通过增加单芯片中核的数量,或者扩展背板上的芯片数量,并依托Linux、SYS/BIOS等实时操作系统进行多任务划分和调配,实现更高规模的数据处理能力。课题意在搭建一个基于多核DSP的高性能处理平台,该平台可以实现大规模的数据运算和数据传输。在该平台基础上,依托SYS/BIOS实时操作系统,对多核之间IPC通信机制和多片之间的通信性能进行研究。最后从应用角度提供可行性方案。论文的主要内容可以分为以下几个方面:首先,对多核DSP与高性能处理平台的相关知识和技术进行概述。通过现有的软硬件资源和已有的技术积累对平台设计进行可行性分析。在此基础上,提出一种高性能处理平台的设计方案。然后,从核间通信机制角度入手,以TI KeyStone架构多核DSP TMS320-C6678为系统平台,对多核系统中三种主要的核间通信机制进行了研究,并分析了不同通信机制的特性及适用情况。进而,从片间通信性能角度入手,以当下主流的Hyperlink、PCIe和SRIO三种高速串行接口为研究对象,对系统中多片之间的通信性能进行研究。将背板上三种高速串行接口的传输性能进行对比,并对影响其带宽的因素进行分析,为多核系统中片间通信方案的选择提供了依据。最后,在TI最新推出的异构多核DSP+RISC芯片66AK2H14平台上实现具有我国自主知识产权的AVS视频解码器的多路并行解码,并对解码器性能进行了测试。从系统应用角度为多核高性能处理平台提供解决方案。
二、TI新型DSP为高性能应用提供最低系统成本（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、TI新型DSP为高性能应用提供最低系统成本（论文提纲范文）
（1）5G移动通信基站基带处理板卡数字硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 本课题的研究进展 |
| 1.2.1 基带处理单元发展历史 |
| 1.2.2 处理器发展历史 |
| 1.2.3 内存发展历史 |
| 1.3 本文主要研究内容 |
| 第2章 基带处理板卡硬件需求分析与方案设计 |
| 2.1 5G移动通信基站子系统硬件架构与需求分析 |
| 2.2 BBU单元系统需求分析 |
| 2.3 基带处理板卡硬件需求分析 |
| 2.3.1 基带处理板卡硬件架构 |
| 2.3.2 基带处理板卡硬件需求梳理 |
| 2.4 基带处理板卡硬件方案设计 |
| 2.4.1 基带处理板卡主芯片选型 |
| 2.4.1.1 XILINX UltraScale+ FPGA介绍 |
| 2.4.1.2 AURORA协议介绍 |
| 2.4.1.3 FPGA芯片选型 |
| 2.4.1.4 ARM芯片选型 |
| 2.4.1.5 PCIe交换芯片与CPLD芯片选型 |
| 2.4.2 基带处理板卡硬件方案以及框图 |
| 2.5 基带处理板卡可靠性要求 |
| 2.6 小结 |
| 第3章 硬件电路原理图设计 |
| 3.1 VU7P外围接口电路设计 |
| 3.2 ZU15EG外围接口电路设计 |
| 3.2.1 ZU15E GPS侧接口电路设计 |
| 3.2.2 ZU15EG PL侧接口电路设计 |
| 3.3 PCIe交换小系统电路设计 |
| 3.4 CPLD小系统电路设计 |
| 3.5 时钟小系统电路设计 |
| 3.5.1 时钟需求 |
| 3.5.2 时钟小系统电路设计 |
| 3.5.2.1 25M时钟域电路设计 |
| 3.5.2.2 100M和33.333M时钟域电路设计 |
| 3.5.2.3 61.44M时钟域电路设计 |
| 3.6 电源小系统电路设计 |
| 3.6.1 电源需求 |
| 3.6.1.1 数字功耗评估 |
| 3.6.1.2 电源网络拓扑 |
| 3.6.2 电源芯片外围电路设计 |
| 3.6.2.1 开关电源芯片外围电路设计 |
| 3.6.2.2 LDO电源芯片外围电路设计 |
| 3.6.2.3 模块电源芯片外围电路设计 |
| 3.7 调试接口电路设计 |
| 3.8 小结 |
| 第4章 硬件PCB设计与可靠性设计 |
| 4.1 硬件PCB设计 |
| 4.1.1 PCB板材选择 |
| 4.1.1.1 板材的选择 |
| 4.1.1.2 铜箔的选择 |
| 4.1.1.3 半固化片的选择 |
| 4.1.1.4 板材可靠性 |
| 4.1.2 PCB布局叠层设计 |
| 4.1.2.1 板卡PCB布局设计 |
| 4.1.2.2 PCB叠层设计 |
| 4.1.3 PCB布线设计 |
| 4.1.3.1 布线规则设置 |
| 4.1.3.2 仿真指导布线 |
| 4.1.3.3 layout设计 |
| 4.2 可靠性设计 |
| 4.2.1 板卡散热设计 |
| 4.2.2 板卡可靠性设计 |
| 4.3 小结 |
| 第5章 功能测试与验证 |
| 5.1 板卡硬件测试 |
| 5.1.1 电源测试 |
| 5.1.2 时钟测试 |
| 5.1.3 启动测试 |
| 5.1.4 接口测试 |
| 5.2 CPLD编程和功能测试 |
| 5.3 硬件可靠性验证 |
| 5.3.1 单板可靠性测试 |
| 5.3.2 整机可靠性测试 |
| 5.4 小结 |
| 第6章 结论与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（2）基于国产芯片的列车数字控制系统设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 选题背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 列车数字控制系统的国内外研究现状 |
| 1.2.2 数字控制系统芯片的国内外市场现状 |
| 1.3 本文的主要工作和章节安排 |
| 2 数字控制系统核心芯片的国产化情况分析 |
| 2.1 国产化替代技术路线研究 |
| 2.2 国产芯片的设计与研制情况 |
| 2.2.1 国产数字信号处理器 |
| 2.2.2 国产现场可编程逻辑门阵列 |
| 2.2.3 国产存储器芯片 |
| 2.2.4 其他国产芯片 |
| 2.3 本章小结 |
| 3 列车数字控制系统方案设计与国产芯片选型 |
| 3.1 系统功能分析与方案设计 |
| 3.1.1 核心控制和计算 |
| 3.1.2 系统程序与列车运行故障数据存储 |
| 3.1.3 模拟信号与数字信号处理 |
| 3.1.4 网络通信 |
| 3.2 国产芯片性能参数分析与选型 |
| 3.3 本章小结 |
| 4 列车数字控制系统硬件设计 |
| 4.1 总体架构及方案设计 |
| 4.2 电路原理图设计 |
| 4.2.1 DSP系统设计 |
| 4.2.2 FPGA系统设计 |
| 4.2.3 DSP与 FPGA通信接口设计 |
| 4.2.4 存储器电路设计 |
| 4.2.5 通信接口设计 |
| 4.3 PCB电路板设计 |
| 4.4 本章小结 |
| 5 功能测试与验证 |
| 5.1 CAN总线通信功能测试 |
| 5.1.1 CAN总线协议 |
| 5.1.2 CAN总线通信测试 |
| 5.2 4G LTE通信功能测试 |
| 5.2.1 4G LTE软件设计 |
| 5.2.2 通信功能测试 |
| 5.3 导航定位功能测试 |
| 5.3.1 软件设计 |
| 5.3.2 定位功能测试 |
| 5.4 DSP与 FPGA通信仿真测试 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 参考文献 |
| 作者简历及攻读硕士学位期间取得的研究成果 |
| 学位论文数据集 |
（3）基于FPGA-Centric集群的加速器级并行体系结构研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 研究的背景和意义 |
| 1.1.1 高性能计算应用与超级计算机 |
| 1.1.2 从比特级并行到加速器级并行 |
| 1.2 国内外研究现状 |
| 1.2.1 FPGA加速器的研究现状 |
| 1.2.2 FPGA高抽象层次工具链的研究进展 |
| 1.2.3 FPGA集群的研究现状 |
| 1.3 本文的研究内容和贡献 |
| 1.4 论文的组织结构 |
| 第2章 加速器级并行与FPGA可重构集群概论 |
| 2.1 加速器级并行 |
| 2.1.1 定制化加速器(Customized Accelerator) |
| 2.1.2 加速器间通信(Accelerator Communication) |
| 2.1.3 加速器间一致性(Accelerator Concurrency) |
| 2.1.4 加速器的可编程性(Accelerator Programmability) |
| 2.2 基于FPGA的硬件加速器 |
| 2.2.1 FPGA的可重构性 |
| 2.2.2 FPGA的低延迟高带宽收发器 |
| 2.2.3 FPGA的高层次综合技术 |
| 2.3 FPGA可重构集群及其应用 |
| 第3章 FPGA-Centric集群的系统架构 |
| 3.1 FPGA-Centric集群的设计选择 |
| 3.2 FPGA-Centric集群的硬件实现 |
| 3.3 FPGA-Centric集群的节点间通信模型 |
| 3.3.1 消息传递通信模型 |
| 3.3.2 流式通信模型 |
| 3.4 FPGA-Centric集群的Collective通信 |
| 3.4.1 情景描述 |
| 3.4.2 基于树型结构的Collective通信 |
| 第4章 FPGA-Centric集群上加速卷积神经网络训练 |
| 4.1 引言 |
| 4.2 背景介绍 |
| 4.2.1 现有工作简介 |
| 4.2.2 现有工作的分类 |
| 4.3 FPDeep框架 |
| 4.3.1 框架简介 |
| 4.3.2 算子图切分方法的分析 |
| 4.3.3 算子图切分的方法的设计选择 |
| 4.3.4 FPDeep框架的数学模型 |
| 4.4 硬件架构和设计 |
| 4.4.1 FPDeep硬件实现的设计选择 |
| 4.4.2 FPDeep的硬件架构 |
| 4.4.3 单片加速器的硬件架构 |
| 4.5 实验评估 |
| 4.5.1 小规模集群上的实验 |
| 4.5.2 大规模集群上的实验 |
| 4.5.3 资源使用率以及性能分析 |
| 4.5.4 CNN训练的模型收敛性分析 |
| 4.6 讨论及未来展望 |
| 第5章 FPGA-Centric集群上加速自适应网格的计算 |
| 5.1 引言 |
| 5.2 背景介绍 |
| 5.2.1 AMR算法简介 |
| 5.2.2 AP3M算法简介 |
| 5.3 FP-AMR框架 |
| 5.3.1 空间填充曲线 |
| 5.3.2 数据结构的设计 |
| 5.4 硬件架构和设计 |
| 5.4.1 FP-AMR的硬件架构设计 |
| 5.4.2 基于FP-AMR的AP3M算法实现和部署 |
| 5.5 实验评估 |
| 5.5.1 全系统性能的分析 |
| 5.5.2 各因素的影响分析 |
| 5.5.3 系统的可扩展性分析 |
| 5.6 讨论与未来展望 |
| 第6章 总结与展望 |
| 6.1 本文工作的总结 |
| 6.2 未来工作的展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的研究成果 |
（4）面向水声对抗仿真系统的多核DSP并行程序设计（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题研究的目的意义 |
| 1.2 国内外研究历史和现状 |
| 1.2.1 水声对抗的国内外发展现状 |
| 1.2.2 多核DSP发展综述 |
| 1.3 论文工作安排 |
| 第2章 水声对抗仿真系统整体设计 |
| 2.1 水声对抗仿真系统设计需求 |
| 2.2 战场环境模块设计 |
| 2.2.1 射线声学原理 |
| 2.2.2 混响 |
| 2.2.3 声场模型建立 |
| 2.3 目标信号模块设计 |
| 2.4 声纳模块设计 |
| 2.4.1 阵元级信号生成 |
| 2.4.2 CBF波束形成 |
| 2.4.3 MVDR波束形成 |
| 2.4.4 STMV波束形成 |
| 2.4.5 LOFAR和 DEMON谱分析 |
| 2.4.6 DIFAR浮标 |
| 2.5 水声对抗仿真系统计算量分析 |
| 2.6 本章小结 |
| 第3章 三代机平台下DSP资源调度设计 |
| 3.1 三代机平台和ReWorks操作系统 |
| 3.1.1 ReWorks实时操作系统 |
| 3.1.2 三代机硬件平台 |
| 3.2 流水线结构CPU的中断响应 |
| 3.3 DSP对 DDR3 的快速访问方法研究 |
| 3.3.1 EDMA3大数据交互技术 |
| 3.3.2 基于缓存的DDR3快速访问研究 |
| 3.3.3 Cache一致性问题 |
| 3.4 面向竞态条件下的同步机制 |
| 3.4.1 基于共享内存的同步方式 |
| 3.4.2 基于IPC的SGN同步 |
| 3.5 DSP之间的块数据通信 |
| 3.6 本章小结 |
| 第4章 水声对抗仿真系统并行算法开发 |
| 4.1 模块化编程 |
| 4.2 水声对抗仿真系统程序优化 |
| 4.2.1 三角函数查数法 |
| 4.2.2 针对复杂加乘运算的汇编语言应用 |
| 4.3 水声对抗仿真系统程序结构设计 |
| 4.3.1 并行程序设计理念 |
| 4.3.2 信号生成模块并行程序设计 |
| 4.3.3 综合阵声纳模块并行程序设计 |
| 4.3.4 拖曳阵声纳模块并行程序设计 |
| 4.3.5 浮标声纳模块并行程序设计 |
| 4.4 水声对抗仿真系统联机调试 |
| 4.4.1 水声对抗仿真系统功能测试 |
| 4.4.2 水声对抗仿真系统并行性能测试 |
| 4.4.3 水声对抗仿真系统稳定性测试 |
| 4.5 本章小结 |
| 第5章 动态重构下水声对抗仿真系统设计 |
| 5.1 多核DSP的启动和复位 |
| 5.1.1 多核DSP的自动启动 |
| 5.1.2 多核DSP的复位技术 |
| 5.2 水声对抗仿真系统的动态重构设计与实现 |
| 5.3 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（5）五相逆变器新型空间矢量脉宽调制技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 多相SVPWM技术研究现状 |
| 1.3 过调制技术研究现状 |
| 1.4 随机调制技术研究现状 |
| 1.5 本文研究内容的提出 |
| 1.6 本文主要内容安排 |
| 第二章 五相SVPWM技术的基本原理及对比分析 |
| 2.1 五相逆变器空间电压矢量分析 |
| 2.2 五相SVPWM算法 |
| 2.2.1 最大两矢量SVPWM算法 |
| 2.2.2 最大四矢量SVPWM算法 |
| 2.2.3 最近四矢量SVPWM算法 |
| 2.3 对比仿真分析 |
| 2.4 本章小结 |
| 第三章 五相新型SVPWM过调制策略研究 |
| 3.1 五相SVPWM调制比分析 |
| 3.2 五相合成矢量过调制算法 |
| 3.2.1 原理分析 |
| 3.2.2 局限性分析 |
| 3.3 本文提出的五相四自由度过调制算法 |
| 3.3.1 原理分析 |
| 3.3.2 实现方法 |
| 3.4 对比仿真分析 |
| 3.5 本章小结 |
| 第四章 五相新型随机SVPWM策略研究 |
| 4.1 随机脉宽调制技术基本原理 |
| 4.1.1 随机脉冲位置调制技术 |
| 4.1.2 随机开关频率调制技术 |
| 4.2 随机开关频率调制的影响因素分析 |
| 4.2.1 随机概率密度函数的选择 |
| 4.2.2 不同分布特性随机数的影响 |
| 4.2.3 不同开关频率变化范围的影响 |
| 4.3 随机脉宽调制高次谐波分析 |
| 4.3.1 高次谐波计算方法 |
| 4.3.2 高次谐波幅值分布规律 |
| 4.4 本文提出的五相开关频率半基波周期分段随机SVPWM算法 |
| 4.4.1 思想提出 |
| 4.4.2 原理分析 |
| 4.4.3 偏移频率上下限范围确定 |
| 4.4.4 实现方式 |
| 4.5 对比仿真分析 |
| 4.6 本章小结 |
| 第五章 实验平台研制及实验研究 |
| 5.1 实验平台整体结构 |
| 5.2 硬件设计 |
| 5.2.1 主功率电路设计 |
| 5.2.2 控制电路设计 |
| 5.3 软件设计 |
| 5.3.1 随机数生成软件设计 |
| 5.3.2 主程序设计 |
| 5.3.3 中断程序设计 |
| 5.4 实验结果 |
| 5.4.1 过调制实验结果 |
| 5.4.2 随机调制实验结果 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文的主要工作 |
| 6.2 进一步工作的展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间的研究成果 |
（6）高效能异构流水线系统的设计与优化（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 1 绪论 |
| 1.1 引言 |
| 1.2 研究背景及国内外研究现状 |
| 1.2.1 研究背景 |
| 1.2.2 神经网络结构搜索与FPGA硬件加速器设计的研究现状分析 |
| 1.2.3 基于通用计算资源的嵌入式异构系统的研究现状分析 |
| 1.2.4 异步系统的研究现状分析 |
| 1.3 研究目的与内容 |
| 1.3.1 基于固定时间模型的同步异构流水线系统设计与优化 |
| 1.3.2 基于概率时间模型的同步异构流水线系统设计与优化 |
| 1.3.3 异步异构流水线系统的设计与优化 |
| 1.4 论文的主要贡献 |
| 1.4.1 同步异构流水线在固定时间模型上的优化与研究 |
| 1.4.2 同步异构流水线在概率时间模型下的优化与研究 |
| 1.4.3 异步异构流水线系统研究 |
| 1.5 论文组织结构 |
| 2 基于固定时间模型的同步异构流水线系统研究 |
| 2.1 引言 |
| 2.2 针对有数据依赖任务图在异构多执行单元上的最优分配研究 |
| 2.2.1 研究动机示例 |
| 2.2.2 问题定义 |
| 2.2.3 问题复杂性证明 |
| 2.2.4 整数线性规划模型 |
| 2.2.5 BLAST算法——基于动态规划的最优算法设计 |
| 2.3 针对单任务的细粒度并行以最小化延迟研究 |
| 2.3.1 研究动机示例 |
| 2.3.2 精确计算与通信模型建立 |
| 2.3.3 XFER设计——获取超线性性能提升 |
| 2.4 协同设计与优化应用结构与硬件实现 |
| 2.4.1 研究背景与动机示例 |
| 2.4.2 FNAS框架——协同探索神经网络结构与硬件实现 |
| 2.4.3 高层图模型与多加速器的调度实现与设计 |
| 2.5 实验结果 |
| 2.5.1 卷积层神经网络在多FPGA平台上的优化结果 |
| 2.5.2 神经网络结构与FPGA硬件协同搜索结果 |
| 2.6 本章小结 |
| 3 基于概率时间模型的同步异构流水线系统研究 |
| 3.1 引言 |
| 3.2 研究动机 |
| 3.2.1 任务的执行时间是有概率性的 |
| 3.2.2 概率时间模型能设计出开销更低性能更高的系统 |
| 3.3 基于概率模型的变节奏流水线 |
| 3.4 最优有概率的异构流水线问题定义及复杂度分析 |
| 3.5 基于整数线性规划的问题形式化 |
| 3.6 高效的最优化算法设计与实现 |
| 3.6.1 针对固定时间的路径形应用的最优缓冲器放置算法 |
| 3.6.2 针对概率时间的路径形应用的最优缓冲器放置算法 |
| 3.6.3 针对概率时间的树形应用的最优算法设计 |
| 3.6.4 针对概率时间的有向无环图应用的最优算法设计 |
| 3.7 实验结果与分析 |
| 3.7.1 针对路径型和树型应用的最优算法实验结果 |
| 3.7.2 针对有向无环图型应用的近似最优算法实验结果 |
| 3.8 本章小结 |
| 4 异步异构流水线系统理论研究 |
| 4.1 引言 |
| 4.2 自定时系统模型建立 |
| 4.3 异步流水线死锁问题的研究 |
| 4.3.1 死锁状态分析 |
| 4.3.2 死锁避免算法 |
| 4.4 异步异构流水线的优化与设计 |
| 4.4.1 问题描述 |
| 4.4.2 问题定义 |
| 4.4.3 自定时系统的迭代周期时间计算 |
| 4.4.4 最优分配算法 |
| 4.5 实验结果与分析 |
| 4.5.1 实验平台搭建 |
| 4.5.2 实验结果对比 |
| 4.6 本章小结 |
| 5 总结与展望 |
| 5.1 工作总结 |
| 5.2 工作展望 |
| 参考文献 |
| 附录 |
| A 攻读博士学位期间发表的论文目录 |
| B 攻读博士学位期间参加的科研项目与获奖情况 |
| C 学位论文数据集 |
| 致谢 |
（7）基于DSP的级联式数字开关电源研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 引言 |
| 1.1 课题研究背景与意义 |
| 1.2 开关电源的发展现状与趋势 |
| 1.3 开关电源控制器 |
| 1.3.1 开关电源控制器发展现状及趋势 |
| 1.3.2 数字电源控制器发展状况 |
| 1.4 课题来源及主要研究内容 |
| 第二章 级联式变换器的结构及原理 |
| 2.1 级联式变换器的结构 |
| 2.2 Flyback变换器 |
| 2.2.1 Flyback变换器工作原理 |
| 2.2.2 Flyback变换器小信号模型 |
| 2.2.3 Flyback变换器闭环小信号模型 |
| 2.3 Buck变换器 |
| 2.3.1 Buck变换器工作原理 |
| 2.3.2 Buck变换器小信号模型 |
| 2.3.3 Buck变换器闭环小信号模型 |
| 2.4 本章小结 |
| 第三章 系统控制算法 |
| 3.1 峰值电流控制 |
| 3.2 PID控制 |
| 3.3 变论域模糊PID控制 |
| 3.3.1 隶属函数设计 |
| 3.3.2 输入输出变量模糊子集设计 |
| 3.3.3 模糊规则表设计 |
| 3.3.4 解模糊方法设计 |
| 3.3.5 伸缩因子设计 |
| 3.4 本章小结 |
| 第四章 级联式变换器稳定性分析与仿真 |
| 4.1 级联式系统稳定性分析理论 |
| 4.1.1 Middlebrook稳定性判据 |
| 4.1.2 基于禁区理论的阻抗比判据 |
| 4.2 级联式变换器稳定性分析 |
| 4.2.1 级联式变换器闭环设计 |
| 4.2.2 级联式变换器输入输出阻抗计算 |
| 4.2.3 级联式变换器阻抗匹配验证 |
| 4.3 级联式变换器仿真 |
| 4.3.1 级联式变换器的仿真模型 |
| 4.3.2 级联式变换器仿真实验 |
| 4.4 本章小结 |
| 第五章 级联式开关电源软硬件设计 |
| 5.1 系统总体方案设计 |
| 5.2 系统的硬件设计 |
| 5.2.1 核心控制器选择 |
| 5.2.2 高频变压器设计 |
| 5.2.3 Buck变换器设计 |
| 5.2.4 驱动电路设计 |
| 5.2.5 采样电路设计 |
| 5.2.6 保护电路设计 |
| 5.2.7 辅助电源电路设计 |
| 5.2.8 液晶显示电路设计 |
| 5.3 系统的软件设计 |
| 5.3.1 主程序设计 |
| 5.3.2 中断程序设计 |
| 5.4 本章小结 |
| 第六章 系统实验结果及分析 |
| 6.1 实验平台 |
| 6.2 稳态实验结果 |
| 6.3 动态实验结果 |
| 6.3.1 负载突变实验分析 |
| 6.3.2 电压突变实验分析 |
| 6.4 本章小结 |
| 第七章 工作总结与展望 |
| 7.1 课题研究工作总结 |
| 7.2 后续展望 |
| 参考文献 |
| 插图清单 |
| 表格清单 |
| 致谢 |
（8）铝合金双脉冲MIG焊电源系统及焊接热输入控制研究（论文提纲范文）
| 摘要 |
| Abstract |
| 主要符号表与略缩词 |
| 第一章 绪论 |
| 1.1 论文研究背景及意义 |
| 1.2 论文研究内容的国内外研究进展 |
| 1.2.1 铝合金双脉冲MIG焊技术概述 |
| 1.2.2 双脉冲电流调制与焊接过程热输入控制 |
| 1.2.3 双脉冲焊接智能控制与焊缝质量评定 |
| 1.3 论文研究主要内容与章节安排 |
| 第二章 双脉冲MIG焊数字化电源硬件系统研究 |
| 2.1 引言 |
| 2.2 双脉冲MIG焊主电路设计与分析 |
| 2.2.1 双脉冲MIG焊电源整机系统框架设计 |
| 2.2.2 主电路有限双极性控制模式分析 |
| 2.3 双脉冲焊电流控制系统电路设计与分析 |
| 2.3.1 双脉冲焊电源DSP数字化控制模式 |
| 2.3.2 数字PID控制参数优化 |
| 2.3.3 关键控制电路设计分析 |
| 2.4 双脉冲数字化焊接电源Wi Fi联网通讯 |
| 2.4.1 WiFi通讯协议与硬件模块 |
| 2.4.2 数字化焊机WiFi组网与人机界面 |
| 2.4.3 上位机监控软件 |
| 2.5 本章小结 |
| 第三章 铝合金双脉冲焊电路仿真及一脉一滴电流控制 |
| 3.1 引言 |
| 3.2 双脉冲MIG焊电路仿真分析 |
| 3.2.1 主电路仿真模型 |
| 3.2.2 控制电路仿真模型 |
| 3.2.3 整体电路仿真验证 |
| 3.3 铝合金双脉冲MIG焊电源特性及一脉一滴电流控制 |
| 3.3.1 铝合金双脉冲MIG焊电源特性 |
| 3.3.2 热脉冲起弧与数字式收弧电流控制 |
| 3.3.3 铝合金双脉冲焊一脉一滴电流控制 |
| 3.4 本章小结 |
| 第四章 双脉冲焊自适应神经网络前馈控制及专家数据库 |
| 4.1 引言 |
| 4.2 双脉冲MIG焊过程与电流波形控制 |
| 4.2.1 双脉冲MIG焊工艺控制软件 |
| 4.2.2 双脉冲MIG焊电流波形控制 |
| 4.3 双脉冲MIG焊电流自适应神经网络前馈控制 |
| 4.3.1 前馈控制与人工神经网络控制 |
| 4.3.2 自适应神经网络前馈控制系统 |
| 4.4 建立双脉冲MIG焊专家数据库 |
| 4.4.1 双脉冲焊工艺一元化参数调节专家数据库 |
| 4.4.2 基于局部牛顿插值法和大步距标定的专家数据库 |
| 4.5 本章小结 |
| 第五章 铝合金双脉冲焊接热输入影响因素及稳定性评定 |
| 5.1 引言 |
| 5.2 双脉冲MIG焊变频模式工艺试验 |
| 5.2.1 变频参数设计与结果分析 |
| 5.2.2 低频调制频率优化实验与结果分析 |
| 5.3 不同调制方法的双脉冲MIG焊稳定性对比分析 |
| 5.4 铝合金双脉冲MIG焊低热输入工艺试验 |
| 5.5 双脉冲MIG焊焊缝质量的电流样本熵定量分析 |
| 5.5.1 电流样本熵评定系统 |
| 5.5.2 评定结果与分析 |
| 5.6 本章小结 |
| 第六章 双脉冲MIG焊热输入对铝合金焊缝接头性能影响 |
| 6.1 引言 |
| 6.2 矩形波调制双脉冲MIG焊热输入对铝合金焊缝质量影响 |
| 6.2.1 铝合金双脉冲MIG焊热输入参数设计 |
| 6.2.2 铝合金双脉冲MIG焊电流波形与焊缝形貌分析 |
| 6.3 梯形波调制双脉冲MIG焊热输入对铝合金焊缝质量影响 |
| 6.3.1 焊接电流与接头形貌分析 |
| 6.3.2 焊接接头机械性能分析 |
| 6.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（9）黏土水化抑制剂Gemini-DHEDB和PDWC的合成及作用机理研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究目的及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 黏土水化基础理论 |
| 1.2.2 黏土扩散双电层理论 |
| 1.2.3 强抑制性钻井液体系 |
| 1.2.4 黏土水化抑制剂研究 |
| 1.2.5 黏土水化抑制剂评价方法 |
| 1.2.6 存在问题 |
| 1.3 研究内容及创新点 |
| 1.3.1 研究内容 |
| 1.3.2 创新点 |
| 第2章 Gemini-DHEDB的合成及作用机理研究 |
| 2.1 引言 |
| 2.2 Gemini-DHEDB分子设计思路 |
| 2.3 实验因素安排理论 |
| 2.3.1 均匀设计法概述 |
| 2.3.2 均匀设计表构造 |
| 2.3.3 多项式回归模型 |
| 2.4 药品及仪器 |
| 2.5 Gemini-DHEDB合成及结构表征 |
| 2.5.1 中间体十二烷基二乙醇胺合成 |
| 2.5.2 Gemini-DHEDB合成 |
| 2.5.3 Gemini-DHEDB结构表征 |
| 2.6 Gemini-DHEDB黏土水化抑制性能研究 |
| 2.6.1 常温常压线性膨胀实验 |
| 2.6.2 钻屑滚动回收实验 |
| 2.6.3 近红外沉降稳定性分析 |
| 2.7 Gemini-DHEDB抑制黏土水化膨胀机理研究 |
| 2.7.1 Gemini-DHEDB水溶液性质 |
| 2.7.2 Na-MMT/Gemini-DHEDB复合材料微观结构表征 |
| 2.7.3 Gemini-DHEDB插层Na-MMT分子模拟 |
| 2.7.4 Gemini-DHEDB抑制机理分析 |
| 2.8 本章小结 |
| 第3章 PDWC的合成及作用机理研究 |
| 3.1 引言 |
| 3.2 PDWC分子设计思路 |
| 3.3 药品及仪器 |
| 3.4 聚合单体选择及新型单体合成 |
| 3.5 PDWC合成 |
| 3.5.1 抗温单体筛选 |
| 3.5.2 THAAB加量确定 |
| 3.5.3 链转移剂选择 |
| 3.5.4 聚合温度确定 |
| 3.5.5 聚合时间确定 |
| 3.5.6 单体总浓度确定 |
| 3.5.7 引发剂用量确定 |
| 3.5.8 链转移剂用量确定 |
| 3.5.9 最佳合成条件确定 |
| 3.6 PDWC结构表征 |
| 3.6.1 分子量测定 |
| 3.6.2 红外光谱分析 |
| 3.6.3 热失重分析 |
| 3.7 PDWC黏土水化抑制性能研究 |
| 3.7.1 常温常压线性膨胀和滚动回收实验 |
| 3.7.2 PDWC絮凝实验 |
| 3.7.3 近红外沉降稳定性分析 |
| 3.7.4 PDWC与包被剂对钻井液体系性能影响研究 |
| 3.8 PDWC水溶液性质 |
| 3.9 PDWC抑制黏土水化分散机理研究 |
| 3.9.1 红外光谱表征 |
| 3.9.2 晶层间距测定 |
| 3.9.3 TG-DSC测定 |
| 3.9.4 扫描电镜 |
| 3.9.5 基浆粒度测试 |
| 3.9.6 PDWC抑制机理分析 |
| 3.10 本章小结 |
| 第4章 强抑制性水基钻井液体系研究 |
| 4.1 引言 |
| 4.2 强抑制性水基钻井液技术微观机理研究 |
| 4.3 双抑型黏土水化抑制剂体系DSP的研制 |
| 4.3.1 Gemini-DHEDB和PDWC比例考察 |
| 4.3.2 Gemini-DHEDB和包被剂复配效果考察 |
| 4.3.3 PDWC和水化膨胀抑制剂复配效果考察 |
| 4.3.4 DSP加量对抑制性能确定 |
| 4.3.5 DSP对晶层间距影响 |
| 4.4 强抑制性水基钻井液研究 |
| 4.4.1 2.5%海水基浆的配置及性能 |
| 4.4.2 强抑制性水基钻井液配方研究 |
| 4.4.3 强抑制性水基钻井液体系综合评价 |
| 4.5 本章小结 |
| 第5章 结论与建议 |
| 5.1 结论 |
| 5.2 建议 |
| 致谢 |
| 参考文献 |
| 攻读博士学位期间发表论文及科研情况 |
（10）基于多核DSP的高性能处理平台设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景及研究现状 |
| 1.1.1 课题的研究背景 |
| 1.1.2 多核DSP的发展现状 |
| 1.1.3 国内外研究现状 |
| 1.2 课题的研究内容及意义 |
| 1.2.1 课题的研究内容 |
| 1.2.2 课题的研究意义 |
| 1.3 论文的研究工作和内容安排 |
| 第二章 高性能处理平台设计方案 |
| 2.1 系统需求分析 |
| 2.2 平台选择 |
| 2.3 系统功能划分 |
| 2.3.1 可行性分析 |
| 2.3.2 平台硬件资源分配 |
| 2.3.3 系统软件功能模块划分 |
| 2.3.4 系统通信拓扑结构 |
| 2.4 本章小结 |
| 第三章 多核系统中核间通信机制研究 |
| 3.1 同构多核与异构多核区别 |
| 3.1.1 TI TMS320C6678概述 |
| 3.1.2 TI 66AK2H14概述 |
| 3.1.3 同构多核与异构多核比较 |
| 3.2 核间通信机制研究 |
| 3.2.1 核间中断模式 |
| 3.2.2 基于消息传递的核间通信模式 |
| 3.2.3 基于共享内存的核间通信模式 |
| 3.3 三种核间通信机制比较 |
| 3.4 本章小结 |
| 第四章 多核系统中片间通信可行性研究 |
| 4.1 HyperLink接口 |
| 4.1.1 HyperLink结构 |
| 4.1.2 HyperLink接口通信原理 |
| 4.1.3 Cache对HyperLink性能影响 |
| 4.2 PCIe接口 |
| 4.2.1 PCIe接口及其拓扑结构 |
| 4.2.2 PCIe接口性能测试 |
| 4.3 SRIO接口 |
| 4.3.1 SRIO接口及其传输方式 |
| 4.3.2 SRIO接口性能测试 |
| 4.4 三种接口性能比较 |
| 4.5 本章小结 |
| 第五章 AVS视频解码器在高性能处理平台的实现 |
| 5.1 AVS视频解码标准 |
| 5.2 TI 66AK2Hx平台架构 |
| 5.2.1 C66x CorePac |
| 5.2.2 ARM CorePac |
| 5.3 解码器在多核系统中的实现 |
| 5.3.1 代码的移植 |
| 5.3.2 存储空间划分 |
| 5.3.3 多核的任务分配 |
| 5.3.4 解码器的调试 |
| 5.3.5 解码器性能与分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 后续工作展望 |
| 参考文献 |
| 发表论文和参加科研情况说明 |
| 致谢 |
四、TI新型DSP为高性能应用提供最低系统成本（论文参考文献）
- [1]5G移动通信基站基带处理板卡数字硬件设计与实现[D]. 李鑫维. 中国科学院大学(中国科学院大学人工智能学院), 2020(04)
- [2]基于国产芯片的列车数字控制系统设计[D]. 刘春江. 北京交通大学, 2020(06)
- [3]基于FPGA-Centric集群的加速器级并行体系结构研究[D]. 王天祺. 中国科学技术大学, 2020(01)
- [4]面向水声对抗仿真系统的多核DSP并行程序设计[D]. 王岩. 哈尔滨工程大学, 2020(05)
- [5]五相逆变器新型空间矢量脉宽调制技术研究[D]. 浦天宇. 南京航空航天大学, 2020
- [6]高效能异构流水线系统的设计与优化[D]. 姜炜文. 重庆大学, 2019(01)
- [7]基于DSP的级联式数字开关电源研究[D]. 邵庆辉. 安徽工业大学, 2019(02)
- [8]铝合金双脉冲MIG焊电源系统及焊接热输入控制研究[D]. 徐敏. 华南理工大学, 2018
- [9]黏土水化抑制剂Gemini-DHEDB和PDWC的合成及作用机理研究[D]. 都伟超. 西南石油大学, 2017(05)
- [10]基于多核DSP的高性能处理平台设计[D]. 冯超. 天津大学, 2016(09)