一、能实现多处理器DSP设计的集成开发环境Virtuoso 4.0 IDE（论文文献综述）
孙松丽[1]（2018）在《全自动弯管机多轴运动控制系统设计与应用》文中进行了进一步梳理“中国制造2025”加快推进,航空航天、车辆、石油化工、家电家具等领域对各种弯管件的需求迅速增长,对管件成形质量、成形精度和加工效率提出更高要求。弯管机是管件弯曲加工的主要设备,控制系统是弯管机的核心。因此,采用先进控制技术对现有弯管机控制系统进行升级势在必行。本文采用ESTUN运动控制器+MCGS触摸屏的硬件结构形式,基于CANopen总线协议,在VTB编程环境下,研制开发了一套功能丰富、性能良好的通用型全自动弯管机控制系统,并在以下几个方面进行了详细研究和探讨。1.基于现场总线通信方式,为实现单轴伺服系统在指定工作模式下的运动控制,深入研究了 CANopen工作原理和DSP 402设备子协议,完成了 VTB环境下CANopen网络配置和对应软件设计。2.针对弯管工序对弯管C轴与送料Y轴的线速度同步性要求,进行了双轴伺服同步控制策略研究,提出了速度主从同步控制与驱动器转矩限制功能相结合的控制方式,实现了主动跟随送料与被动跟随送料的自适应调整,解决了一般弯管机因单纯采用被动跟随送料而对薄壁管件可能造成的质量隐患。3.针对复杂管形弯制要求,采用二层弯曲模结构,通过合理控制脱模距离,合理设置送料、弯管、退弯的动作顺序以及对主模、导模、随动模等辅助动作的逻辑控制,实现了弯管过程中的自动换模。4.基于MCGS组态软件,设计了具有良好人机交互功能的上位机监控系统。5.通过对一款家具座椅骨架的实际弯制加工,验证了本弯管机控制系统的功能实现性和工作可靠性,同时达到了全自动、低成本的设计目标。
黄毅[2]（2013）在《某近程小型无人机飞行控制系统研究》文中研究说明近程小型无人机（Short-range Unmanned Areial Vehicle）在军民领域应用日益广泛，逐渐成为名副其实的“尖兵之翼”。飞行控制系统作为无人机的控制中心，负责实时采集飞行状态和大气环境参数，结合地面控制信息，解算控制律使舵机/油门完成姿态和轨迹调整，从而完成相应战术任务。因此，研究设计一款针对静稳定性较高的通用无人机飞控系统具有较强的工程意义。在研究现有飞控系统组成特点和功能特性的基础上，本文以常规固定翼无人机为样本，对其工作原理及控制器设计架构展开预研，并根据预设任务需求和设计指标确定一种以双片上系统芯片为核心的飞控系统的整体方案。双核架构可满足该型无人机在不做大机动飞行情况下的一般性飞行任务，并为进一步改进预留了足够的空间。硬件上选用塞普拉斯公司PSoC3系列的CY8C3866AXI-040分别作为主协处理器，负责飞控和导航功能的实现。在此架构的基础上完成器件选型及外围接口电路硬件设计，包括单核最简控制单元、存储器电路、微惯性测量模块、磁力计、气压高度计、GPS导航单元、电源模块、数据通信链路等，其中遥控/手控部分的设计需保证其可靠性，因此除片外积分滤波电路外，通过配置PSoC3片内PGA、Comp等组件搭建的信号调理放大电路可保证切换信号的快速响应。电源利用四片区电压域Vddiox供给自主的原则，按照接口资源合理性分配不同的电压等级。另外利用片上系统可编程的结构特点，能够快速构建通用接口，方便外部设备扩展。在软件结构上，采用模块化设计思想完成底层各单元的驱动流程设计，并根据任务调度和决策管理，对捷联惯导姿态模块及航向角算法进行分析，完成速度、位置、姿态等数据量的解析。最终利用单核最简板完成传感器数据采集、GPS导航模块测试、伺服驱动部分的应用测试。此外，在原型机基础上采取解耦线性化手段建立了小型无人机的数学模型，并利用PID控制和Matlab中的SRO优化软件包对无人机纵向和横侧向回路进行控制律设计。仿真结果验证了控制器结构设计的合理性，具有较好的应用意义。
卓浩泽[3]（2012）在《基于SOPC的功率因数校正系统研究》文中提出电力电子装置的大规模应用使电能得到了更加充分的利用,但同时也对电网产生了严重的谐波污染。为了提高电力电子装置输入端的功率因数,在数字化控制技术及可编程逻辑器件不断发展的基础上,本文通过对功率因数校正电路拓扑结构以及控制方法的比较和选择,设计了一款基于SOPC技术的平均电流控制型的Boost功率因数校正装置,该装置采用了电压、电流双闭环PI控制策略。论文的主要研究工作：（1）对功率因数校正技术及SOPC技术做了深入研究,并根据课题要求以及理论分析,确定了系统主电路各元器件的参数及型号,系统选用Altera公司生产的Cyclone Ⅱ系列EP2C8Q208C8N芯片作为主控芯片,设计并搭建了FPGA相应配置电路及外围电路。（2）用VHDL语言编程,完成了AD采集控制存储模块、分频器模块、双环PI控制模块、PWM信号发生模块的FPGA实现,并在SOPC Builder中将已实现功能的各模块和其他外设接口添加到Avalon总线上,最终构建完成PFC系统的Nios Ⅱ嵌入式软核处理器系统。（3）完成系统软件设计,在Nios Ⅱ9.0IDE开发环境中编写主程序和中断服务程序以及相应驱动程序来协调控制系统各外设模块,通过系统软硬件协同工作,高效可靠的实现预期控制目标。最后,在MATLAB7.0中用SIMULINK工具箱进行系统仿真,并给出了仿真结果。同时还研制了一台功率为500W的实验样机,进行了相应实验。仿真和实验结果与理论分析吻合,验证了系统设计的正确性。
代耀东[4]（2012）在《基于FPGA的高速列车振动监测系统设计》文中提出随着我国铁路事业的蒸蒸日上,铁路运输发展速度是日益加快,列车运行速度也在不断的提高,随着速列车的出现,列车的运行速度进入了一个新纪元。列车作为长距离运输的主要方式,其舒适度,安全性,平稳性等等指标成为了大家所关注的对象。时至今日,铁路运输的安全性已经非常高,高速铁路的安全性也能够得到保障,随着人们对铁路运输的依赖性的日益增强,舒适度就成了一个受到关注比较大的课题。对于车内振动的监测,是对舒适度进行检测的一个方面,其核心,其实就是对振动信号进行信号采集与数据处理。在以往的检测系统中,尽管系统本身的功能非常强大,但是系统不能在实际使用中进行功能的增加与升级,即使有,也显得比较麻烦,因此如何找到一款功能强大又易升级功能的芯片就成了这个课题的设想的原因。在本次课题中,通过对文献的查阅,数据采集系统的理解以及对可编程片上操作系统的认识,综合得出实验构想,系统采用以FPGA为核心,进行数据采集,整个系统的硬件设计用Altium Designer进行,软件开发则是在Quartus Ⅱ与NIOS ⅡIDE下完成,在Quartus Ⅱ下使用Verilog HDL对ADC采集电路进行构建,其核心则用SOPC Builder进行开发。系统的控制代码用C语言完成,在NIOS Ⅱ IDE下面完成开发设计与软件调试。整套系统的特点是开发上手容易,使得用户可以按照自己的想法进行相应的升级。
吴敬飞[5]（2012）在《工程爆破振动信号的传输与处理技术研究》文中研究指明随着我国国民经济持续、快速的发展，工程爆破和爆破试验将越来越多应用于我国城市基础设施建设之中。鉴于工程爆破会产生的一系列的爆破危害，如爆破振动对周围建筑物造成的损害，结构损伤、变形与失稳等等，此将严重威胁建筑物和居民的安全。因此，在工程爆破时，利用工程爆破振动检测仪器以监测、评估爆破振动所产生的危害，就显得十分迫切与重要。然而，目前国内工程爆破振动监测仪的弊端是功能简单、价格昂贵等，不能满足现代岩石爆破振动监测的需要。随着科技的进步，FPGA芯片的出现，将SOPC技术应用到工程爆破监测系统中，进行岩石爆破信号的传输与处理技术的研究而成为现实。SOPC技术是近年来随着半导体技术和微电子技术的发展而出现的新技术，它以NiosⅡ软核处理器为核心，集系统软件、嵌入式硬件于一体，将是微电子领域IP设计的发展方向。本论文的研究工作是把SOPC技术应用到工程爆破领域，这主要源于：一是NiosⅡ软核系统是可以配置的，这为工程爆破监测系统添加无线传输模块提供了极大的方便；二是SOPC技术在FPGA内部实现NiosⅡ微处理器，使得它不仅拥有微处理器的良好的控制特性，还具备可编程逻辑器件的快速逻辑；三是SOPC系统提供的大量的IP核（软核、硬核等），可使系统设计周期大大缩短。因此，本系统基于SOPC系统平台，其内部嵌入NiosⅡ处理器以及各类外设接口PIO；软件系统的设计以NiosⅡ IDE为集成开发环境、各个组件为基础提供相应驱动及应用程序；硬件系统以NiosⅡ处理器为核心，再添加相应的IP核及扩展PIO口。本论文主要研究的内容是岩石爆破振动监测系统的爆破振动信号的采集控制、数据处理以及频谱信息在液晶上的显示。系统的主要工作流程是：当按键启动采集爆破信号以后，传感器开始采集爆破振动信号，A/D转换器将前端模拟电路调理后的爆破振动信号转换的一组16位二进制数，串行传到FPGA内部，一旦爆破振动信号的振速达到触发条件，FPGA开始存储AD转换的数据至外部的Flash存储器中，然后通过添加浮点专用指令的NiosⅡ处理器中，用FFT算法对存储到Flash中的数据进行处理，在液晶上显示出频谱图等，液晶采用LCD12864显示器，而且可以由NiosⅡ处理器通过液晶菜单控制外围电路参数的设置，例如采样频率、触发电平和通道耦合等等，以适应不同的使用环境。本文完成了岩石爆破振动信号的传输和使用SOPC对数据进行FFT算法分析，并将分析频谱显示在液晶上。同时，实现了使用NiosⅡ处理器对工程爆破采集参数的设置；通过QuartusⅡ9.0中的SOPC Builder对SOPC进行配置，并在NiosⅡ9.0IDE编程和对系统进行优化，在DE2多媒体平台上进行调试，取得了预期的成果。
陶正福[6]（2012）在《模块化脉冲功率源数据采集及传输技术研究》文中提出脉冲功率源是电磁发射装置的重要组成部分,它为电磁发射平台提供高电压、大电流、高功率的初始能源。为了实现脉冲功率源系统的集中控制,需构建多模块脉冲功率源测控网络。在未来战场的作战环境下,要求该测控网络具有较强的自组性、机动性和抗毁性。模块化脉冲功率源数据采集系统是测控网络的重要组成部分,它是分布式测控网络的测控终端,为分析和研究脉冲功率源的放电特性、工作状态、故障诊断提供了依据。为此,本文在构建脉冲功率源无线测控网络的基础上,设计了基于无线射频技术的模块化脉冲功率源数据采集系统,具体包括以下几个方面：从理论上分析了模块化脉冲功率源放电电流的特点,结合短距离无线通信技术的工作特性,提出了基于无线射频技术的数据采集系统解决方案。数据采集系统的开发由硬件和软件两部分组成。其中,硬件部分包括脉冲电流互感器、信号调理放大电路、模数转换电路、FPGA配置电路、存储器电路、无线射频电路。软件部分包括上位机软件和下位机软件,上位机软件实现通信接口配置、指令发送、零点校正、数据存储等功能,下位机以FPGA的开发为核心,实现了复位逻辑、A/D转换控制逻辑、SRAM缓存控制逻辑、NiosⅡ软核控制程序的设计。通过实验调试,数据采集系统在采样率、信噪比、通信距离和误码率等方面基本满足了设计要求,为脉冲功率源无线测控系统的进一步设计提供了依据。
李涛[7]（2011）在《基于ARM的嵌入式电阻层析成像测量系统设计》文中研究指明电阻层析成像（ERT）技术是一种电学层析成像（PT）技术,具有可视化、非侵入、无辐射、速度快、成本低等优点,在两相流检测方面具有广泛的工业应用前景。经过近二十年的发展,已逐步从实验室研究阶段转向实际工业现场应用阶段,在工业现场应用中,对检测设备提出了更高的要求,即实现低功耗、便携式、智能化、小型化、一体化。在本文的研究中,主要完成了以下几方面的工作:1.采用ARM芯片（S3C2440）进行WinCE嵌入式系统的开发,代替PC机进行ERT图像反演与显示,推进了ERT设备的小型化、一体化、低功耗、便携式发展。WinCE下的应用开发与Windows桌面系统下编程相似,具有较高的开发效率,并有较好的数据库、网络应用等方面规范和技术支持,能够胜任未来对ERT设备远程访问控制等方面需要。2.在分析了ERT数据传输量的基础上,对比了几种常用数据传输方式的优缺点。并提出了嵌入式系统与单片间通过共享式存储芯片FIFO进行异步并行传输方案,同时保留串口、USB电路,综合应用各种串并行传输方式。3.将ERT算法移植到嵌入式系统下运行,进行相应数据结构的修改与基于MFC窗体的图像绘制工作。受限于硬件平台与WinCE系统版本,并未使用OpenGL ES二维/三维库函数,利用EVC本身的绘图函数足以完成二维图像的绘制工作。
邬丽娜[8]（2011）在《基于NiosⅡ的智能液晶终端系统设计》文中研究表明液晶显示器（LCD）由于其功耗低、体积小、重量轻等许多其他显示器无法比拟的优点,被广泛应用于工业控制和消费电子等领域。液晶显示器越来越多地成为各种仪器仪表和测控系统中的人机交互界面和显示模块。控制液晶显示器在硬件设计和软件编程上都具有较大的难度,而且用点阵来操作字符和图形的显示也是一件非常烦琐的工作。目前国内外已有很多公司开发出液晶控制芯片。但是,各公司生产的液晶控制芯片只适用于自己公司生产的液晶显示屏,针对性比较强,可移植性差,成本较高,不利于在低成本民用产品中广泛使用,给液晶显示产品的开发带来了诸多不便。因此开发出具有通用接口的液晶显示系统具有现实意义。本课题立足于液晶显示产业高速发展的现实,结合目前液晶显示控制器的现状,设计出基于NiosⅡ的智能液晶终端系统。该系统以Altera公司的FPGA为核心,结合320×240 TFT LCD组建了硬件平台。课题设计了具有可移植性的LCD控制器IP核,在FPGA内部构建基于NiosⅡ的嵌入式系统,在NiosⅡ上软件编程,实现智能液晶终端系统的字符、图形、图片显示和屏幕数据实时存储等多种功能。由于硬件平台利用FPGA作为整个设计的核心,因此该系统设计方案灵活,体积小、成本低、可移植,适用于多种电子产品的开发。另外,通过对Bresenham画圆算法的改进,生成了一种新的四点画圆算法,该算法在保证原有画圆精度的前提下大大提高了画圆速度。最后的验证表明,本课题设计的智能液晶终端系统成功完成了各项预定功能,二次开发者只需通过串口发送指令的方式就能在该系统上设计出丰富的图形界面,大大节省了专业产品开发的时间。
谢立婕[9]（2010）在《视频数据转换及其在LED异形屏上的应用》文中提出近几年，许多城市都大力进行城市亮化建设。城市亮化工作的大力开展，不仅树立了良好的城市形象，丰富了人们的生活，优化了城市投资环境，同时也促进了商业、旅游业和服务业的发展，大大提升了城市品位，强化了城市品牌，取得了良好的社会效益和经济效益。LED显示屏就是城市亮化工程中的主角，LED异形显示屏更以其灵活性，多样性成为LED显示领域的新宠。但是随着科学技术的飞速发展，不断扩大的领域对LED显示控制提出了许多新的要求，传统的控制方法已经难以满足这些要求。本文以视频数据转换以及将视频数据应用到LED异形屏上为目的，重点研究了视频数据转换软件以及面向LED异形屏的基于FPGA NiosⅡ软核的LED异形屏控制系统。本设计首先针对视频文件利用基于Object Pascal语言的Delphi开发平台设计了视频文件处理软件，其能提取出视频文件的各帧图片，对于LED矩阵显示屏，能够直接提取出视频文件中各像素点数据。同时针对LED异形屏，设计了异形屏开发软件，其能按照LED异形屏的实际线路提取与线路相对应的视频像素点数据，实现了视频文件在异形屏上的应用。为了满足视频数据量大，多串口以及快速处理的需要，在LED异形屏控制系统中采用了基于EP1C6Q240的高性能现场可编程逻辑门阵列FPGA芯片作为硬件系统架构的核心。为了实现LED异形屏的脱机控制、远距离传输和多串口控制，设计了应用系统所需的CF卡接口模块、以太网通信模块、串行信号差分模块、多串口通信模块以及其他外围模块，这些外围模块与FPGA芯片构成了系统的硬件平台。此外，利用SOPC Builder系统开发工具创建代替硬核处理器的NiosⅡ软核处理器，并利用IP内核进行外围模块的设计，构成完整的FPGA嵌入式系统，降低了系统成本，提高了系统的灵活性。最后利用NiosⅡIDE开发平台进行软件设计。本设计实现了视频数据的转换以及在LED异形屏上的应用，实现了脱机控制与远距离传输，在应用中更具有灵活性与多样性。
何佳[10]（2008）在《基于便携应用DSP的图像接收与处理》文中提出目前便携移动媒体处理是多媒体处理的一个热点,许多厂商致力于设计制造更多功能,功耗更低,更易于开发的PMP,PDA,Smart phone和移动电视等。其实将这些移动设备的功能结合是未来发展的一个要点:人们已经习惯于生活中的各个方面,都有电子设备参与。但是这些电子设备能不能结合起来,进行无缝连接,或者是最终集成为一体,发展成为一个多功能的便携式一体化设备。这才是最符合便携媒体处理要求的电子设备,而本设计便是在这方面的努力。在媒体处理结合的思维下,本设计是在便携Blackfin 533的DSP平台上,设计实现PMP结合电视接收、格式转换以及处理摄像传入的数据等,这其实是一个媒体整合的过程。本文在开始部分首先介绍了PMP的现状和发展要点,并根据PMP的设计需要,详细分析、阐述了在PMP上应用DSP的原因。接着就便携式媒体处理方面解释了选择DSP型号和种类的根据,介绍了在本项目中选用的ADI BF533的优势。接下来文章按照功能划分,分别介绍在Blackfin 533处理芯片上视频接收、播放和图像处理的原理和实现的具体步骤,并涉及到电源管理和代码、资源的优化和外加硬盘的实现过程。视频接收、播放部分从硬件方面入手,主要分析了Blackfin上编解码器的原理应用和其外围设备对它的控制,并详细讲解了利用BF533的硬件寄存器进行编解码器操作,控制硬件设备连接的问题。而便携DSP图像处理则是从Blackfin视频处理上的专用二维DMA开始,介绍了几个利用2D-DMA进行的图像处理,首先进行原理分析和参数推导,接着分别从这几个图像处理的功能设计、硬件、软件几个方面详述了实现的过程。文章的最后依据本项目便携、低功耗和大容量的需求,描述了整个项目系统框架进行优化的过程,涉及了BF533评估板外加IDE硬盘、电源节能管理等在Blackfin DSP芯片上的实现,以及程序优化、资源管理。
二、能实现多处理器DSP设计的集成开发环境Virtuoso 4.0 IDE（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、能实现多处理器DSP设计的集成开发环境Virtuoso 4.0 IDE（论文提纲范文）
（1）全自动弯管机多轴运动控制系统设计与应用（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 国内外数控弯管机总体发展概况 |
| 1.2 常见弯管机控制系统 |
| 1.2.1 基于PLC与触摸屏的弯管机控制系统 |
| 1.2.2 基于工控机与运动控制板卡的弯管机控制系统 |
| 1.2.3 基于嵌入式运动控制器的弯管机控制系统 |
| 1.3 现场总线技术 |
| 1.4 课题的来源及研究意义 |
| 1.5 主要研究内容 |
| 1.6 本章小结 |
| 2 全自动弯管机工作原理及控制要求 |
| 2.1 弯管机工作原理 |
| 2.2 弯管机结构组成 |
| 2.3 弯管机主要技术参数 |
| 2.4 弯管机控制要求 |
| 2.5 本章小结 |
| 3 全自动弯管机控制系统总体方案设计 |
| 3.1 控制系统总体方案设计 |
| 3.2 硬件系统总体设计 |
| 3.3 软件系统总体设计 |
| 3.4 本章小结 |
| 4 全自动弯管机硬件系统设计 |
| 4.1 硬件系统结构组成 |
| 4.2 基于运动控制器的主控系统 |
| 4.2.1 ESMotion运动控制器 |
| 4.2.2 MCGS TPC嵌入式一体化触摸屏 |
| 4.3 多轴交流伺服系统 |
| 4.3.1 伺服系统硬件选型 |
| 4.3.2 伺服系统硬件接线 |
| 4.4 位置传感器 |
| 4.5 硬件系统电气图与实物图 |
| 4.6 本章小节 |
| 5 全自动弯管机软件系统设计 |
| 5.1 下位机VTB控制系统软件开发平台 |
| 5.1.1 VTB集成开发环境 |
| 5.1.2 VTB配置 |
| 5.2 上位机MCGS监控系统软件设计平台 |
| 5.2.1 MCGS组态软件简介 |
| 5.2.2 MCGS监控系统设计流程 |
| 5.3 现场总线CANopen工作原理 |
| 5.4 基于CANopen的交流伺服运动控制实现 |
| 5.4.1 状态机 |
| 5.4.2 控制字与状态字 |
| 5.4.3 控制模式 |
| 5.4.4 CANopen网络配置 |
| 5.4.5 弯管机单轴伺服定位运动控制实现 |
| 5.4.6 弯管机双轴伺服同步协调运动控制实现 |
| 5.5 弯管加工功能模块 |
| 5.5.1 管件编程子模块 |
| 5.5.2 手动模式子模块 |
| 5.5.3 自动模式子模块 |
| 5.6 系统设置功能模块 |
| 5.6.1 系统参数设置子模块 |
| 5.6.2 机床参数设置子模块 |
| 5.7 系统监控功能模块 |
| 5.7.1 伺服轴运行状态监控及报警子模块 |
| 5.7.2 系统功能实现监控及报警子模块 |
| 5.8 文件管理功能模块 |
| 5.9 本章小节 |
| 6 全自动弯管机加工实例验证 |
| 6.1 控制系统通讯设置 |
| 6.2 监控系统参数设置 |
| 6.3 管件自动编程 |
| 6.4 管件加工过程 |
| 6.5 本章小节 |
| 7 总结与展望 |
| 7.1 全文总结 |
| 7.2 研究展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（2）某近程小型无人机飞行控制系统研究（论文提纲范文）
| 摘要 |
| Abstract |
| 目录 |
| 第1章 绪论 |
| 1.1 无人机概述 |
| 1.2 无人机及飞行控制系统发展历程 |
| 1.2.1 国内外无人机发展状况 |
| 1.2.2 飞行控制系统研究状况 |
| 1.2.3 无人机未来发展趋势 |
| 1.3 课题研究目的及意义 |
| 1.4 主要研究内容及章节安排 |
| 1.4.1 论文主要研究内容 |
| 1.4.2 论文结构编排 |
| 第2章 无人机飞控系统总体方案设计 |
| 2.1 AFCS整体设计流程 |
| 2.1.1 飞行控制系统设计步骤 |
| 2.1.2 试验样机简介 |
| 2.1.3 飞行控制系统基本原理 |
| 2.1.4 FCS组成结构和功能 |
| 2.2 控制器方案预研 |
| 2.2.1 微处理器选型方案 |
| 2.2.2 外围器件选型方案 |
| 2.3 机载传感器 |
| 2.3.1 微惯性测量模块 |
| 2.3.2 磁航向传感器 |
| 2.3.3 气压传感器 |
| 2.3.4 GPS接收机 |
| 2.4 伺服驱动机构 |
| 2.5 数据链路选型方案 |
| 2.6 本章小结 |
| 第3章 飞控计算机机载硬件平台的设计 |
| 3.1 飞控系统硬件实现框架 |
| 3.1.1 基于PSoC3 的最简控制单元 |
| 3.1.2 扩展存储器电路 |
| 3.2 电源模块设计 |
| 3.3 机载传感器接口电路 |
| 3.4 GPS接口电路 |
| 3.5 辅助接口电路设计 |
| 3.5.1. 串行通信接口 |
| 3.5.2 片上A/D采集电路 |
| 3.6 数据链切换策略 |
| 3.6.1 飞行过程特征分析 |
| 3.6.2 切换控制电路 |
| 3.7 伺服驱动控制电路 |
| 3.8 电路设计若干注意事项 |
| 3.9 本章小结 |
| 第4章 飞控系统软件开发与测试 |
| 4.1 Creator2.0 开发环境介绍 |
| 4.2 飞控计算机软件总体设计 |
| 4.2.1 软件总体设计 |
| 4.2.2 外设接口数据流 |
| 4.2.3 主程序流程图 |
| 4.3 双核通信驱动设计 |
| 4.4 基于I2C总线的传感器数据采集 |
| 4.4.1 I2C总线协议模式 |
| 4.4.2 IMU模块数据采集 |
| 4.4.3 磁航向数据采集 |
| 4.4.4 高度数据采集 |
| 4.5 传感器数据处理 |
| 4.5.1 四元数法解算捷联姿态 |
| 4.5.2 航向角数据融合 |
| 4.6 GPS导航模块测试 |
| 4.6.1 GPS数据包解析及程序设计 |
| 4.6.2 GPS定位性能测试 |
| 4.7 伺服驱动测试 |
| 4.7.1 舵机控制测试 |
| 4.7.2 无刷电机测试 |
| 4.7.3 遥控/程控切换测试 |
| 4.8 本章小结 |
| 第5章 小型无人机控制律设计及仿真 |
| 5.1 小型无人机数学模型 |
| 5.1.1 参考坐标系及假设条件 |
| 5.1.2 无人机运动方程组 |
| 5.1.3 小型无人机解耦及线性化 |
| 5.2 PID控制原理及特性分析 |
| 5.3 小型无人机控制律设计 |
| 5.3.1 纵向控制律设计 |
| 5.3.2 横侧向控制律设计 |
| 5.4 控制律仿真 |
| 5.4.1 纵向回路仿真结果 |
| 5.4.2 横侧向回路仿真结果 |
| 5.5 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士期间发表论文情况 |
| 致谢 |
| 附录 |
（3）基于SOPC的功率因数校正系统研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题的研究背景及意义 |
| 1.2 课题的研究现状 |
| 1.3 SOPC技术概述 |
| 1.3.1 SOPC技术应用简介 |
| 1.3.2 基于SOPC技术的功率因数校正系统的优势 |
| 1.3.3 SOPC系统开发流程 |
| 1.4 课题研究的主要内容 |
| 第二章 系统控制原理及总体方案 |
| 2.1 功率因数校正技术概述 |
| 2.2 功率因数校正数字化控制基本原理 |
| 2.3 功率因数校正电路拓扑结构和控制方法选择 |
| 2.3.1 PFC电路拓扑结构选择 |
| 2.3.2 PFC电路控制方法选择 |
| 2.4 系统数字控制微处理器NiosⅡ介绍 |
| 2.4.1 NiosⅡ软核处理器系统简介 |
| 2.4.2 NiosⅡ软核处理器的特性 |
| 2.4.3 Avalon总线结构与特点 |
| 2.5 基于SOPC的功率因数校正系统总体方案设计 |
| 2.6 本章小结 |
| 第三章 功率因数校正系统硬件电路设计与实现 |
| 3.1 PFC主电路设计 |
| 3.1.1 设计目标 |
| 3.1.2 系统主电路主要元器件选择 |
| 3.2 FPGA芯片选型及相应配置电路 |
| 3.2.1 FPGA芯片选型 |
| 3.2.2 FPGA相应配置电路 |
| 3.3 FPGA外围硬件模块设计 |
| 3.3.1 电压电流采集电路设计 |
| 3.3.2 A/D采样转换电路设计 |
| 3.3.3 驱动电路设计 |
| 3.4 本章小结 |
| 第四章 NiosⅡ软核设计与控制系统实现 |
| 4.1 AD采集控制存储模块的FPGA实现 |
| 4.1.1 AD采集控制存储模块总体结构 |
| 4.1.2 AD采集控制存储模块设计原理与仿真结果 |
| 4.2 分频器模块实现 |
| 4.3 双环PI控制器实现 |
| 4.3.1 数字PI控制原理 |
| 4.3.2 双环PI控制器设计 |
| 4.3.3 双环PI控制器的FPGA实现 |
| 4.4 基于SOPC Builder的NiosⅡ软核构建 |
| 4.4.1 硬件开发环境概述 |
| 4.4.2 NiosⅡ软核构建 |
| 4.5 系统软件编程 |
| 4.6 本章小结 |
| 第五章 仿真与实验结果分析 |
| 5.1 系统仿真与结果分析 |
| 5.2 系统实验与结果分析 |
| 5.3 本章小结 |
| 第六章 结论与展望 |
| 6.1 主要工作内容及创新点 |
| 6.2 进一步工作展望 |
| 参考文献 |
| 附录A |
| 附录B |
| 致谢 |
| 攻读硕士学位期间发表的学术论文目录 |
（4）基于FPGA的高速列车振动监测系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 选题背景及其意义 |
| 1.2 国内外发展状况 |
| 1.3 本文主要任务 |
| 第二章 系统理论知识 |
| 2.1 FPGA简介以及其发展状况 |
| 2.1.1 FPGA简介 |
| 2.1.2 FPGA的发展趋势 |
| 2.2 SOPC技术 |
| 2.2.1 SOPC技术简介 |
| 2.2.2 SOPC技术的应用 |
| 2.3 数据采集 |
| 2.3.1 数据采集简介 |
| 2.3.2 采样定理 |
| 2.3.3 量化 |
| 2.3.4 编码 |
| 2.4 评价标准 |
| 2.4.1 平稳性指标 |
| 2.4.2 加速度计算方法 |
| 第三章 系统硬件设计 |
| 3.1 系统总体介绍 |
| 3.1.1 系统的总体设计 |
| 3.1.2 系统所实现的技术指标 |
| 3.2 前端ADC采样电路设计 |
| 3.2.1 概述 |
| 3.2.2 ADS8345 |
| 3.2.3 ADC采样电路设计方案 |
| 3.3 FPGA芯片介绍以及相关电路 |
| 3.3.1 FPGA的基本结构以及器件的选择 |
| 3.3.2 电源与开关电路 |
| 3.3.3 复位电路 |
| 3.3.4 时钟电路 |
| 3.3.5 下载电路 |
| 3.3.6 扩展SDRAM存储模块 |
| 3.4 USB电路设计 |
| 3.4.1 概述 |
| 3.4.2 CH376 |
| 3.4.3 USB电路 |
| 第四章 系统软件设计 |
| 4.1 概述 |
| 4.2 VERILOG HDL语言 |
| 4.2.1 硬件描述语言 |
| 4.2.2 Verilog HDL简介 |
| 4.2.3 Verilog HDL的发展 |
| 4.3 QUARTUS Ⅱ开发平台 |
| 4.3.1 Quartus Ⅱ概述 |
| 4.3.2 Quartus Ⅱ的优点 |
| 4.4 NIOSⅡ |
| 4.4.1 概述 |
| 4.4.2 NIOSⅡ的特性 |
| 4.5 系统软件的构建 |
| 4.5.1 概述 |
| 4.5.2 系统软核的构建 |
| 4.5.3 锁相环(PLL) |
| 4.5.4 ADC同步时钟与采样 |
| 4.5.5 USB接口软件设计 |
| 4.5.6 上位机程序设计 |
| 第五章 系统调试 |
| 5.1 概述 |
| 5.2 系统调试 |
| 第六章 总结 |
| 致谢 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间发表的论文及科研成果 |
（5）工程爆破振动信号的传输与处理技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 爆破振动监测的国内外研究现状 |
| 1.2 研究目的及意义 |
| 1.3 课题主要的研究内容 |
| 2 FPGA 和 SOPC 系统及其组件 |
| 2.1 FPGA 技术原理 |
| 2.1.1 可编程逻辑器件概述 |
| 2.1.2 Verilog HDL 语言 |
| 2.1.3 FPGA/CPLD 的设计流程 |
| 2.1.4 FPGA 的开发环境 QuartusⅡ9.0 |
| 2.2 SOPC 及其技术 |
| 2.3 NiosⅡ 软核处理器系统 |
| 2.4 NiosⅡ 处理器的内部寄存器 |
| 2.4.1 内部通用寄存器 |
| 2.4.2 控制寄存器 |
| 2.5 NiosⅡ 处理器的异常处理 |
| 2.6 基于 NiosⅡ 处理器的 SOPC 系统开发流程 |
| 2.7 本章小结 |
| 3 系统总体设计 |
| 3.1 系统的硬件框图 |
| 3.2 FPGA 芯片的选型和依据 |
| 3.3 系统的主要技术指标 |
| 3.4 系统设计的技术路线 |
| 3.5 本章小结 |
| 4 系统硬件设计 |
| 4.1 系统 SOPC 模块 |
| 4.2 FPGA 配置 |
| 4.2.1 JTAG 配置模式 |
| 4.2.2 AS 配置模式 |
| 4.3 FPGA 外围存储器 |
| 4.3.1 FLASH 存储器 |
| 4.3.2 SDRAM 存储器 |
| 4.4 液晶模块 |
| 4.4.1 LCD12864 概述 |
| 4.4.2 LCD 硬件结构 |
| 4.5 系统按键消抖 |
| 4.6 本章小结 |
| 5 系统软件设计及整体实现 |
| 5.1 快速傅里叶变换 FFT |
| 5.1.1 快速傅里叶变换的原理 |
| 5.1.2 按时间抽选(DIT)的基-2FFT 算法 |
| 5.1.3 倒位序规律及其实现 |
| 5.2 FFT 算法在 NiosⅡ 处理器中的实现 |
| 5.2.1 浮点指令的运用 |
| 5.2.2 NiosⅡ 软核处理器的配置 |
| 5.3 CFI 控制器的 C 语言编程函数 |
| 5.4 系统仿真与调试 |
| 5.4.1 系统平台 |
| 5.4.2 系统 AD 模块仿真 |
| 5.4.3 系统液晶菜单 |
| 5.4.4 爆破振动波形仿真及波形频谱分析 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
（6）模块化脉冲功率源数据采集及传输技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 论文研究背景和意义 |
| 1.2 电磁发射技术概述 |
| 1.3 脉冲功率技术概述 |
| 1.4 脉冲功率源测控技术概述 |
| 1.5 本文主要研究内容 |
| 2 模块化脉冲功率源无线测控网络原理与设计 |
| 2.1 引言 |
| 2.2 模块化电容储能脉冲功率源放电分析 |
| 2.3 数据采集系统原理 |
| 2.3.1 系统组成与性能指标 |
| 2.3.2 采样定理和A/D转换器 |
| 2.4 短距离无线通信技术 |
| 2.4.1 标准化短距离无线通信协议 |
| 2.4.2 SimpliciTI网络协议 |
| 2.5 脉冲功率源无线测控网络设计 |
| 2.5.1 无线测控网络的特点 |
| 2.5.2 无线测控网络的结构 |
| 2.5.3 无线测控网络的抗干扰措施 |
| 2.6 本章小结 |
| 3 数据采集系统的硬件开发与实现 |
| 3.1 引言 |
| 3.2 传感器选型 |
| 3.3 前端信号调理电路 |
| 3.3.1 信号放大电路 |
| 3.3.2 低通滤波电路 |
| 3.4 模数转换电路 |
| 3.5 异步串口通信电路 |
| 3.6 无线数据传输电路 |
| 3.7 FPGA逻辑控制电路 |
| 3.7.1 FPGA芯片选型 |
| 3.7.2 时钟电路 |
| 3.7.3 FPGA配置电路 |
| 3.7.4 存储电路 |
| 3.7.5 电源电路 |
| 3.8 PCB抗干扰分析与设计 |
| 3.9 本章小结 |
| 4 数据采集系统的逻辑设计与NiosⅡ软核开发 |
| 4.1 引言 |
| 4.2 开发环境简介 |
| 4.3 复位逻辑 |
| 4.4 A/D转换控制逻辑 |
| 4.5 SRAM存储控制逻辑设计 |
| 4.6 SOPC硬件系统架构 |
| 4.7 NiosⅡ软核编程 |
| 4.8 本章小结 |
| 5 系统调试与实验分析 |
| 5.1 引言 |
| 5.2 上位机软件设计 |
| 5.3 功能验证 |
| 5.4 性能分析 |
| 5.5 实验分析 |
| 5.6 本章小结 |
| 6 总结 |
| 6.1 论文研究工作成果 |
| 6.2 后续展望和本文的不足 |
| 致谢 |
| 参考文献 |
（7）基于ARM的嵌入式电阻层析成像测量系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 两相流检测 |
| 1.1.1 两相流的定义与分类 |
| 1.1.2 两相流检测的发展方向 |
| 1.2 电阻层析成像(ERT)技术简介 |
| 1.2.1 过程层析成像(PT)技术 |
| 1.2.2 电阻层析成像技术的原理与特点 |
| 1.2.3 电阻层析成像技术的研究方向 |
| 1.3 电阻层析成像系统硬件设备发展概况 |
| 1.3.1 电阻层析成像测量设备的硬件构成与设备发展 |
| 1.3.2 电阻层析成像测量设备新器件和新方法 |
| 1.3.3 电阻层析成像测量系统数据传输方式现状分析 |
| 1.4 本论文的主要工作与内容 |
| 第2章 嵌入式系统简介与双机系统间数据传输方式研究 |
| 2.1 嵌入式系统简介 |
| 2.1.1 嵌入式系统组成、特点与分类 |
| 2.1.2 嵌入式系统的应用现状与发展趋势 |
| 2.1.3 嵌入式操作系统分类 |
| 2.2 双机系统间数据传输方式概述 |
| 2.2.1 串行传输方式 |
| 2.2.2 并行传输方式 |
| 2.2.3 共享式存储芯片方式 |
| 2.3 本章小结 |
| 第3章 嵌入式电阻层析成像测量系统硬件电路设计 |
| 3.1 嵌入式电阻层析成像便携设备整体设计框架 |
| 3.2 嵌入式处理器与操作系统选用 |
| 3.2.1 ARM 芯片选用 |
| 3.2.2 WinCE 系统的选用 |
| 3.3 基于FIFO 的并行数据传输电路设计 |
| 3.3.1 FIFO 芯片选型与时序分析 |
| 3.3.2 基于FIFO 芯片的单片机与ARM 芯片间数据传输电路设计 |
| 3.4 单片机与ARM 间串行数据传输电路设计 |
| 3.5 ARM 核心板相关接口电路 |
| 3.6 本章小结 |
| 第4章 WinCE 嵌入式系统内核定制与驱动集成开发 |
| 4.1 系统内核定制 |
| 4.2 FIFO 驱动程序开发 |
| 4.2.1 WinCE 下驱动程序模型 |
| 4.2.2 FIFO 驱动程序编写 |
| 4.3 FIFO 驱动集成到系统内核镜像 |
| 4.4 WinCE 重要配置文件 |
| 4.5 本章小结 |
| 第5章 软件程序开发与调试 |
| 5.1 单片机数据传输控制程序开发 |
| 5.2 ERT 成像算法的嵌入式系统下移植 |
| 5.2.1 成像算法移植问题分析 |
| 5.2.2 LBP 算法Matlab 语言转换与数据结构修改 |
| 5.3 WinCE 下实现图形绘制 |
| 5.3.1 OpenGL ES 技术简介 |
| 5.3.2 EVC 下基于MFC 的绘图 |
| 5.4 WinCE 下应用程序开发 |
| 5.4.1 应用程序开发环境 |
| 5.4.2 WinCE 应用程序中的驱动调用方法 |
| 5.4.3 应用程序编写步骤 |
| 5.5 WinCE 下应用程序调试工具 |
| 5.6 本章小结 |
| 第6章 嵌入式电阻层析成像系统测试 |
| 6.1 用单片机模拟双机系统间FIFO 通信测试 |
| 6.2 WinCE 系统与单片机串口通信测试 |
| 6.3 WinCE 系统与单片机FIFO 通信测试 |
| 6.3.1 FIFO 驱动程序稳定性测试 |
| 6.3.2 基于FIFO 的ERT 并行数据采集系统测试 |
| 6.4 WinCE 下ERT 成像系统运行测试 |
| 6.5 本章小结 |
| 结论与展望 |
| 参考文献 |
| 致谢 |
（8）基于NiosⅡ的智能液晶终端系统设计（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 1 绪论 |
| 1.1 论文的课题背景 |
| 1.2 液晶显示器发展现状 |
| 1.3 论文的课题意义 |
| 1.4 本文内容安排 |
| 2 SOPC 技术与 NIOS Ⅱ 软核处理器简介 |
| 2.1 嵌入式系统 |
| 2.2 SOPC 概述 |
| 2.3 SOPC 系统设计 |
| 2.3.1 Nios Ⅱ 处理器 |
| 2.3.2 软核 |
| 2.3.3 Avalon 总线规范 |
| 2.3.4 Nios Ⅱ 处理器系统的外围设备 |
| 2.4 SOPC 开发环境 |
| 2.4.1 Quartus Ⅱ |
| 2.4.2 SOPC Builder |
| 2.4.3 Nios Ⅱ IDE 简介 |
| 2.5 SOPC 系统开发流程 |
| 3 智能液晶硬件设计 |
| 3.1 系统总体设计 |
| 3.2 硬件设计 |
| 3.2.1 Nios Ⅱ 处理器 |
| 3.2.2 SOPC 系统构建 |
| 3.2.3 锁相环 |
| 3.2.4 系统顶层图 |
| 3.3 液晶显示模块(LCM) |
| 3.3.1 液晶显示器件介绍 |
| 3.3.2 LCM 工作原理 |
| 3.3.3 显示缓存设计 |
| 3.3.4 LCD Controller 设计 |
| 4 智能液晶软件设计 |
| 4.1 软件总体设计 |
| 4.2 系统初始化 |
| 4.3 串口通信应用程序设计 |
| 4.3.1 字符通信指令格式 |
| 4.3.2 字符通信程序结构 |
| 4.4 字符操作模块设计 |
| 4.4.1 点阵字模 |
| 4.4.2 点阵字库 |
| 4.4.3 字库存储 |
| 4.4.4 中英文显示设计 |
| 4.5 图形操作模块设计 |
| 4.5.1 直线 |
| 4.5.2 圆 |
| 4.5.3 区域填充 |
| 4.6 图片显示模块设计 |
| 4.6.1 位图文件结构 |
| 4.6.2 位图存储 |
| 4.6.3 C 语言操作方法 |
| 4.7 其它功能模块设计 |
| 4.7.1 屏幕数据实时存储 |
| 4.7.2 中断控制 |
| 4.7.3 光标控制 |
| 5 系统验证分析 |
| 5.1 验证平台简介 |
| 5.2 验证结果及分析 |
| 5.2.1 串口通信 |
| 5.2.2 图片及数学图形显示 |
| 5.2.3 字符显示 |
| 5.2.4 实时数据存储 |
| 5.3 小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 作者在攻读学位期间发表的论文目录 |
（9）视频数据转换及其在LED异形屏上的应用（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第一章 LED显示屏发展综述 |
| 1.1 LED显示技术概述 |
| 1.1.1 LED显示屏概述 |
| 1.1.2 LED异形显示屏概述 |
| 1.1.3 LED异形屏控制技术研究现状 |
| 1.2 FPGA简介 |
| 1.3 NiosⅡ技术简介 |
| 1.3.1 EDA技术简介 |
| 1.3.2 SOPC技术简介 |
| 1.3.3 NiosⅡ软核处理器简介 |
| 1.3.4 Avalon总线简介 |
| 1.4 NiosⅡ嵌入式 SOPC系统开发流程 |
| 1.4.1 硬件开发流程 |
| 1.4.2 硬件开发设计软件简介 |
| 1.4.3 软件开发流程 |
| 1.4.4 软件开发设计软件简介 |
| 1.4.5 系统仿真 |
| 1.5 论文主要研究内容及安排 |
| 第二章 LED异形屏控制系统设计方案 |
| 2.1 引言 |
| 2.2 LED异形屏系统关键技术要求及其解决方案 |
| 2.3 LED异形屏系统基本组成 |
| 2.4 FPGA芯片选择 |
| 2.4.1 FPGA选择 |
| 2.4.2 关于 Cyclone系列芯片 |
| 2.5 基于 NiosⅡ软核处理器的 LED异形屏控制系统架构 |
| 2.6 本章小结 |
| 第三章 视频数据转换软件设计 |
| 3.1 引言 |
| 3.2 系统设计软件简介 |
| 3.3 视频文件转换软件设计 |
| 3.3.1 视频文件格式简介 |
| 3.3.2 视频文件转换程序实现 |
| 3.3.3 主界面设计 |
| 3.3.4 GIF动画模版界面 |
| 3.3.5 AVI模版界面 |
| 3.4 异形屏开发软件设计 |
| 3.4.1 线路图的绘制 |
| 3.4.2 异形屏的路径规划 |
| 3.4.3 异形屏开发软件设计关键问题及其解决方案 |
| 3.4.4 异形屏开发软件界面 |
| 3.5 视频数据转换结果及分析 |
| 3.6 本章小结 |
| 第四章 LED异形屏控制系统的硬件设计 |
| 4.1 引言 |
| 4.2 LED异形屏控制系统的硬件组成 |
| 4.3 电源电路 |
| 4.4 FPGA配置电路 |
| 4.5 SDRAM存储器接口电路 |
| 4.6 CF卡接口电路 |
| 4.7 以太网接口电路 |
| 4.8 串行信号差分电路 |
| 4.9 PCB印制电路板设计小结 |
| 4.10 本章小结 |
| 第五章 NiosⅡ嵌入式系统设计 |
| 5.1 引言 |
| 5.2 NiosⅡ系统硬件设计 |
| 5.2.1 主控制系统构建 |
| 5.2.2 显示控制系统构建 |
| 5.2.3 锁相环（ PLL）的添加 |
| 5.2.4 LED异形屏控制系统顶层模块的构建 |
| 5.3 CF卡设计与实现 |
| 5.3.1 Compact Flash内核 |
| 5.3.2 CF卡驱动程序设计 |
| 5.3.2.1 CF卡 True IDE模式软件接口 |
| 5.3.2.2 CF卡的读写 |
| 5.3.3 CF卡文件管理以及实验结果 |
| 5.4 多串口的设计与实现 |
| 5.4.1 UART内核 |
| 5.4.2 在 SOPC Builder 中添加 UART |
| 5.4.3 软件编程 |
| 5.4.4 结果分析 |
| 5.5 以太网通信设计与实现 |
| 5.5.1 LAN91C111 内核 |
| 5.5.2 NiosⅡ系统中 TCP/IP以太网通信的实现 |
| 5.6 本章小结 |
| 第六章 系统整体调试 |
| 6.1 引言 |
| 6.2 异形屏 LED驱动电路 |
| 6.3 差分控制器 |
| 6.4 系统整体调试 |
| 6.5 本章小结 |
| 结论与展望 |
| 参考文献 |
| 致谢 |
| 个人简历 |
（10）基于便携应用DSP的图像接收与处理（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 1.1 便携媒体设备的现状与调查 |
| 1.2 PMP 与DSP |
| 1.3 工作任务及论文结构 |
| 第二章 便携应用DSP 的原理与选择 |
| 2.1 DSP 嵌入式媒体处理的研究 |
| 2.1.1 EMP 应用 |
| 2.1.2 DSP 处理器的选择 |
| 2.2 Blackfin DSP 的原理与优势 |
| 2.2.1 MSA 架构 |
| 2.2.2 Blackfin 在视频处理上的优势 |
| 2.3 ADSP-BF533 EZ-KIT Lite 评估板的硬件结构 |
| 2.3.1 ADSP-BF533 EZ-KIT Lite 评估板硬件配置 |
| 2.3.2 ADSP-BF533 EZ-KIT Lite 内存映射 |
| 2.4 本章小结 |
| 第三章 视频的正常收放与实现 |
| 3.1 编解码的视频格式与接口 |
| 3.1.1 数字视频流分解和存储 |
| 3.1.2 PPI 接口与视频输入接口 |
| 3.2 正常接收与播放的实现 |
| 3.2.1 程序设计概述 |
| 3.2.2 Blackfin 接收播放的PPI 控制实现 |
| 3.2.3 播放接收程序中的DMA 控制实现 |
| 3.2.4 程序中的ADV 控制 |
| 3.2.5 Ping-Pong buffer 模式下的中断处理 |
| 3.2.6 BF533 接收图像结果 |
| 3.3 本章小结 |
| 第四章 基于BF-533 的图像处理实现 |
| 4.1 关键硬件技术和编程要点的介绍 |
| 4.2 图像输出格式转换 |
| 4.2.1 YUV、YCbCr 和RGB 格式 |
| 4.2.2 色度重采样 |
| 4.2.3 YCbCr 与RGB 之间的转换 |
| 4.2.4 色彩变换在BF533 上的汇编实现 |
| 4.2.5 YUV 转RGB 算法比较 |
| 4.3 图像旋转的二维DMA 实现 |
| 4.3.1 存储器DMA |
| 4.3.2 图像右旋90 度的DMA 设置 |
| 4.3.3 QCIF 图像旋转程序 |
| 4.4 解交织和扫描率转换 |
| 4.4.1 二维DMA 解交织 |
| 4.4.2 扫描率转换 |
| 4.5 本章小结 |
| 第五章 便携媒体设备的电源、程序管理和外加硬盘 |
| 5.1 便携嵌入式系统电源管理 |
| 5.1.1 Blackfin 系统时钟和内核时钟的控制 |
| 5.1.2 视频接收处理的工作模式选择 |
| 5.2 便携应用中的程序管理和优化 |
| 5.3 外加IDE 硬盘和BF533 的连接 |
| 5.3.1 EBIU 外部总线接口单元 |
| 5.3.2 IDE 接口及规范 |
| 5.3.3 BF533 外接IDE 硬盘实现 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 个人简历 |
| 攻读硕士学位期间取得的研究成果 |
四、能实现多处理器DSP设计的集成开发环境Virtuoso 4.0 IDE（论文参考文献）
- [1]全自动弯管机多轴运动控制系统设计与应用[D]. 孙松丽. 南京理工大学, 2018(04)
- [2]某近程小型无人机飞行控制系统研究[D]. 黄毅. 南昌航空大学, 2013(04)
- [3]基于SOPC的功率因数校正系统研究[D]. 卓浩泽. 广西大学, 2012(02)
- [4]基于FPGA的高速列车振动监测系统设计[D]. 代耀东. 西南交通大学, 2012(10)
- [5]工程爆破振动信号的传输与处理技术研究[D]. 吴敬飞. 重庆大学, 2012(03)
- [6]模块化脉冲功率源数据采集及传输技术研究[D]. 陶正福. 南京理工大学, 2012(07)
- [7]基于ARM的嵌入式电阻层析成像测量系统设计[D]. 李涛. 中国石油大学, 2011(11)
- [8]基于NiosⅡ的智能液晶终端系统设计[D]. 邬丽娜. 重庆大学, 2011(01)
- [9]视频数据转换及其在LED异形屏上的应用[D]. 谢立婕. 福州大学, 2010(06)
- [10]基于便携应用DSP的图像接收与处理[D]. 何佳. 电子科技大学, 2008(04)